PADS LAYOUT中能否使用器件或封装规则？

jacklufeng

在pads LAYOUT中，比如一块有0.8MM   及1.0MM的BGA芯片，我需要的是整板DRC间距为6MILS   而0.8MM BGA区域的DRC间距为4.5MILS  ，我试用在LAYOUT中设置了0.8MM BAG器件及封装规则，但在做DRC检查时，均显示间距不行，过不了啊!　
, D& n2 \8 n1 a3 N6 X
0 }! W+ K  V+ h3 ^
, P: B% V) F9 z4 p请高手指点，有没有遇到过！
6 U0 j- X  y0 X! O( c

5 D$ Q( ]) ], I: F6 W2 hthanks!

jacklufeng

没人回复看贴啊

knightyuk

你把整版的数据调低吧.....