2017年6月13日公益PCB评审报告节选

EDA365QA · 发表于 2017-6-16 09:56

bingshuihuo 发表于 2017-6-14 20:42
0 R/ s0 N7 A6 F" p" E+ c6 N1 @5 a非常好的学习要点，必须先赞一个.

点滴积累很重要。加油！

EDA365QA · 发表于 2017-6-16 09:59

谁家的熊孩子发表于 2017-6-15 09:08, I0 O6 J3 B' U) v# _7 U3 X
哦哦~ 也就是说并不是一个板子上出现的问题，是吧

没错。

herry9231 · 发表于 2017-6-16 15:26

问题点都很有代表性，顶。。。

kebi黄 · 发表于 2017-6-16 15:29

hhhh

Mj飞 · 发表于 2017-6-19 09:00

学习，谢谢LZ 点赞

七彩雨 · 发表于 2017-6-19 11:12

赞一个

sketty · 发表于 2017-6-23 13:22

真心不错，受益多多，感谢！

sketty · 发表于 2017-6-23 13:47

EDA365QA 发表于 2017-6-13 20:00 G" z: {" J5 e' W
5、FPGA的特殊要求：接入的100欧电阻到FPGA的走线长度相等，故接入到1.2V电源的走线应在电阻走而不能从过孔 ...

报告：这个不太懂。怎么叫不能从过孔取电？这个电阻靠近FPGA的接入点放置，不是通过打孔接起来的吗？两边都是通过VIA接起来的吧？

hudan050408707 · 发表于 2017-6-25 09:24

过来支持下了，学习学习

紫菁 · 发表于 2017-6-30 08:43

sketty 发表于 2017-6-23 13:47, F: f* g+ L" m' D$ ~/ ~
报告：这个不太懂。怎么叫不能从过孔取电？这个电阻靠近FPGA的接入点放置，不是通过打孔接起来的吗？两边 ...

这个我知道，做过这个类型的。如图所示

lc526140515 · 发表于 2017-7-3 11:26

可以每周而不是每天更新吗，感觉质量不高，挑选经典的再上传

不羁的风 · 发表于 2017-7-19 15:42

非常好

sketty · 发表于 2017-8-21 14:51

EDA365QA 发表于 2017-6-13 20:03; e2 k5 U6 M" ]# v- u. o1 b
9、高速射频不要走无关电源到其下方，否则会引起不必要的干扰。射频部分电源不大的情况可以采用走线形式处 ...

这意思是电源层在划分铜箔时，射频信号及其相关零件下面直接不要铺就可以了吗？

EDA365QA · 发表于 2017-8-22 08:37

sketty 发表于 2017-8-21 14:51- b+ x7 Q* v: J0 W* {' c: B! m
这意思是电源层在划分铜箔时，射频信号及其相关零件下面直接不要铺就可以了吗？

射频信号及其相关零件下面铺GND.

Haiting32451 · 发表于 2017-9-14 17:24

学习了。

帐号		自动登录	找回密码
密码			注册

推荐内容 /1