2017年7月9日公益PCB评审报告节选

EDA365QA · 发表于 2017-7-11 09:48

您需要登录才可以下载或查看，没有帐号？注册

x

1. 485信号线没走差分.

小千 · 发表于 2017-7-11 11:27

EDA365QA 发表于 2017-7-11 10:00( _: C8 ^$ L9 M- D0 `* _
7. 金手指的信号线参考面不完整.

我们以前公司处理金手指的时候，也是把金手指下面的内层挖空，防止铜皮外漏导致短路。只是一般只挖空到金手指pad下面，不会像图中挖空那么多。

feitianjingjing · 发表于 2017-7-19 16:24

EDA365QA 发表于 2017-7-11 10:020 B8 f; ~. r" d$ T8 a" ]( [' Y# a
9. 平面应该铺24V电源地，不要用保护地做参考面.

这个应该是原理图的问题吧？少加了tvs保护管？所以都弄成一个地了？

卢磊 · 发表于 2017-7-13 08:18

EDA365QA 发表于 2017-7-11 10:039 f T# y% h* K# q8 Y! \
10. 运放部分信号线按模拟线加粗.

8MIL吗，为什么模块信息线就要8MIL以上

EDA365QA · 发表于 2017-7-11 09:50

2. GND布线加粗.

EDA365QA · 发表于 2017-7-11 09:52

3. PCI信号线超过要求1500MIL.

EDA365QA · 发表于 2017-7-11 09:54

4. 隔离器件下不要有铜和线.

EDA365QA · 发表于 2017-7-11 09:58

5. 光耦器件前后隔离.

EDA365QA · 发表于 2017-7-11 09:59

6. 光耦器件下不要过线.

EDA365QA · 发表于 2017-7-11 10:00

7. 金手指的信号线参考面不完整.

EDA365QA · 发表于 2017-7-11 10:01

8. 跨分割了.

EDA365QA · 发表于 2017-7-11 10:02

9. 平面应该铺24V电源地，不要用保护地做参考面.

EDA365QA · 发表于 2017-7-11 10:03

10. 运放部分信号线按模拟线加粗.

小千 · 发表于 2017-7-11 10:45

EDA365QA 发表于 2017-7-11 09:54" r8 L( |) |8 y: w
4. 隔离器件下不要有铜和线.

哪些器件属于隔离器件？

小千 · 发表于 2017-7-11 10:48

EDA365QA 发表于 2017-7-11 09:58
4 z* f4 W: R$ ]) r" c5. 光耦器件前后隔离.

光耦器件的前后都是指哪部分，要怎么做到隔离？

小千 · 发表于 2017-7-11 11:32

EDA365QA 发表于 2017-7-11 10:021 j1 I( S( f+ B
9. 平面应该铺24V电源地，不要用保护地做参考面.

这个问题没有看明白？？？

小千 · 发表于 2017-7-11 13:37

小千发表于 2017-7-11 10:48
! g$ @% f0 Z4 }+ L# m光耦器件的前后都是指哪部分，要怎么做到隔离？

thanks

帐号		自动登录	找回密码
密码			注册

推荐内容 /1