求助····16路数显报警器设计

ksys_2

要求：
 1．设计16路数显报警器，16路中某一路断开时（可用高低电平表示断开和接通），用十进制数显示该路编号，并发出声音信号；
# a  {5 {# O- ]" |. B  j 2．报警时间持续10秒钟；
 3．当多路报警时，要有优先级，并将低优先级的报警存储，处理完高优先级报警后，再处理之（附加）。
$ a; J. z, w5 v3 C, K* u哪位大虾能给个程序或说个思路啊··

shjact

FPGA or CPLD 用verilog实现，取16个I/O口，以case语句的优先级写法实现，应该比较简单。
5 `* ~1 ^3 r- q" h0 U# [; }没猜错的话是毕业设计，最好自己多查资料自己完成，对将来会有帮助的。

shen

很头痛的问题，就是不知如何说。
先自己说说吧，看看你如何做，不然，别人如何说呢？

zyunfei

原帖由 shjact 于 2008-12-5 14:28 发表
" j  u/ z& K' P- C* YFPGA or CPLD 用verilog实现，取16个I/O口，以case语句的优先级写法实现，应该比较简单。
- K4 f. Q; e' p没猜错的话是毕业设计，最好自己多查资料自己完成，对将来会有帮助的。

7 w' b! e/ L; ]2 t7 ~4 i- X
   同意你说的！呵呵！！
   在学校好好学点东西吧！等出来就好混点了！要不只能等了……

zgq800712

原帖由 ksys_2 于 2008-12-5 01:12 发表
要求：
0 l  ]3 t' k  ^; s% }# Y* w1 K9 k 1．设计16路数显报警器，16路中某一路断开时（可用高低电平表示断开和接通），用十进制数显示该路编号，并发出声音信号；
2．报警时间持续10秒钟；
3．当多路报警时，要有优先级，并将低 ...

4 m  f! N& A( K/ K9 d6 R

3 H4 F) T; G$ Q1,2我有思路了，
3还不会；
4 W) ~8 J% S4 i1，16路报警器，你也说了可以用高低电平表示，

3 P: l( f# X1 Y4 a' U定义16个输入口，你可以设成单个输入，或者逻辑序列（看下面的优先级用逻辑序列可能有好处）；常态设置为1，用一个上拉电阻连接到VCC，当有报警时（位0报警）；不停的读入16口的状态；
当有报警时候读出报警位显示，显示这个和好做，只是做编码。 关于发出声音 ，有报警就叫10秒钟，如果多报警，那优先级高的叫10秒，然后下一个叫10秒？全部叫玩160秒，还好不长；

shen

if 引脚一是否断开
xxxx1断开报警
esle if 引脚二是否断开
7 v8 m, X4 }8 |. _! V3 xxxxx2断开报警
& h6 r& k) N# a. X. c/ v( lesle if 引脚三是否断开
xxxx3断开报警
0 I  B, T  f7 b: h/ x……
else if 引脚十六是否断开
xxxx16断开报警