2017年9月7日公益PCB评审报告节选

EDA365QA

1.电源焊盘没有钢网
) j. C) g$ v8 r- O- n4 l# ^0 f

EDA365QA

7.关键信号参考面不完整，多次跨分割及悬空

/ ?7 p1 P+ y5 H+ ]

fengyu6117

EDA365QA 发表于 2017-9-8 09:06
) w' G" V3 p9 ?+ u% M5 {6 _10.此类器件都是光耦器件，建议挖空处理。所有层都不要过线

! p0 F2 f' ]5 I( P" T8 Z如果需要挖空光耦下面，也不能完全隔离好啊，那不就需要光耦前端走线路径所有层都需要挖空了吗。

pcb

菜鸟小泽 发表于 2017-9-12 20:34
请问版主该图片列举的光耦器件速率达到了多少，可以作为平时设计的一个参考

光耦是隔离器件,是靠光电来耦合的不用考虑速率.

EDA365QA

2.由于U1输出的4输模拟信号需要穿过数字区域(VC)到电源区域(VS)，因此建议信号靠近旁路电阻(R51)进入电源区域后再分开
0 t; |+ ^% W- t8 k* T
4 e+ X( K! w+ k6 `& k0 A& @& \

EDA365QA

3.串口器件周边的5个电容建议都加粗处理
) |  \3 O! i/ @  F& U

EDA365QA

4.6V从电源(U6)到产生模拟5V的电源模块(U7)只有TOP层这些连接，需要加宽

( }/ V. z/ A2 x7 g/ Z

EDA365QA

5.晶振供电电路，加粗处理
$ t  M$ @: i" A2 Y/ X' |

EDA365QA

6.参考面上有多余的挖空区域，导致时钟信号参考面部完整

2 c& V* C) I# L, C9 u" Q, U

EDA365QA

8.变压器前后需要做隔离处理

2 H% H/ t# p5 {6 P, ?0 x7 ~, L

EDA365QA

9.USB是差动信号，需要按照差分走线
: P+ C) d3 Q4 r2 Q7 W1 @

EDA365QA

10.此类器件都是光耦器件，建议挖空处理。所有层都不要过线
8 z! _6 s& ]# x! Y/ @* C3 x  `
5 Q9 U, ^( X. x4 F# v" m

紫菁

邹华逊

学习了！！！

Csec

学习了，很强大！！！

丶vagrant

look look  , study hard

qilinwang66