2017年9月28日QA检查报告节选

EDA365QA

1.两个SMA头连接的时钟线在TOP层包地处理,巴伦建议靠近SMA。
) x+ @7 ?9 I7 [8 ?: s+ \; r
' }$ k: F) ?  b$ ?% O

fengyu6117

EDA365QA 发表于 2017-9-29 09:12
10.a.CAN信号要按照差分处理；b.CAN器件下要前后隔离，不能穿线

0 o$ g- A9 U4 r/ s, f: `这个不太明白，是为了隔离模拟数字还是防止CAN上有波动干扰到数字端，芯片应该会封装处理好吧，不至于下面不能走线，如果不能走，那应该GND铜皮都要挖空

EDA365QA

xueling2009 发表于 2017-9-29 10:43
0 G! N) G9 q. |7 `如果不包地，空到一定的距离是不是也可以？

* k% R# G( S& S6 F' v1 r5 @通常有4W以上也是可以的，但是如果有这么多具体的话完全有空间包地处理了，所以还是推荐包地来防止其他信号干扰模拟线。

fengyu6117

EDA365QA 发表于 2017-9-29 09:12
- A5 p6 {+ `5 `. d9.这三路RGB在bottom面没有包地

个人觉得，如果有完整平面包地没啥用，主要是间距。
4 R9 H3 [8 g; ?; L! \) O
8 {" {+ E8 l4 s. ]! t$ c

EDA365QA

1.两个SMA头连接的时钟线在TOP层包地处理,巴伦建议靠近SMA。
# X- y) {# k* s0 w: B- W
* C6 P% o( h: Z9 h% K

EDA365QA

3.232器件周边的电容为电源滤波，连线需要加粗.

4 e+ @. R0 p: R* g6 M  O

EDA365QA

4.power5的PGND1进入了GND区域

EDA365QA

5.DDR的差分对没有与其他信号区分，无法保证差分效果
  L9 l! \4 X8 J1 I3 {& J* w' o5 ~

EDA365QA

6.SFC_clk时钟的匹配电阻R21放在连接的中心位置(两端连线)

4 I6 Y+ W" ~8 R% a& r0 o

EDA365QA

7.这3个电感在内层的掏空是不需要的
0 j% t; @6 d; Y6 |

EDA365QA

8.top面没有贴片器件，无需mark点和钢网文件

EDA365QA

3 I  e2 x( e* ]! o3 R9.这三路RGB在bottom面没有包地
* A1 d& s9 Y# O

EDA365QA

10.a.CAN信号要按照差分处理；b.CAN器件下要前后隔离，不能穿线
& y* S; f5 e4 m- a, F/ G
& v: n" w" h2 x

xueling2009

EDA365QA 发表于 2017-9-29 09:12
# f" a( j, C0 K, B; b9.这三路RGB在bottom面没有包地

. Q1 |: t6 b' _如果不包地，空到一定的距离是不是也可以？
8 X9 i; m) m! u( [% K  m' i# B

Pang8343569

谢谢

guhanzuiying

Haiting32451