关于网站域名变更的通知

EDA365电子论坛网»电子社区 › 研发技术版块 › 芯片SIP|封装设计 › Cadence SIP Die Pad Pitch约束

发新帖

查看: 1006|回复: 3

上一主题

下一主题

Cadence SIP Die Pad Pitch约束

该用户从未签到

电梯直达

跳转到指定楼层

1^#

发表于 2017-11-8 17:15 | 只看该作者回帖奖励

回帖奖励

|倒序浏览 |阅读模式

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

在cadence 的 SIP 工具中，导入芯片之后，由于PAD之间间距太小，报了很多DRC，请问应该怎么解决？

收藏0 淘帖0 支持！0 反对！0

下载资料威望不够？点击查看获取威望的N种方法>>

回复

EDA365微信号及QQ群号！

该用户从未签到

2^#

发表于 2017-11-29 16:39 | 只看该作者

这个可以设间距，由于DIE PAD是导进来的，不想花时间的话把它关了就是。

下载资料威望不够？点击查看获取威望的N种方法>>

回复支持反对

该用户从未签到

3^#

发表于 2018-2-8 19:00 | 只看该作者

产生的问题还是自己解决

下载资料威望不够？点击查看获取威望的N种方法>>

回复支持反对

该用户从未签到

4^#

发表于 2019-5-8 17:11 | 只看该作者

把间距设小一点，

下载资料威望不够？点击查看获取威望的N种方法>>

回复支持反对

发新帖

推荐内容 /1

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-6-8 17:05 , Processed in 0.093750 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表