2017年11月12日QA检查报告节选

EDA365QA

1.top参考第三层没有铺铜

EDA365QA

2.差分线跨分割
4 c8 R% a$ m5 t, Z, Z* n

EDA365QA

3.电源不要走到RF区域

4 a2 {' Y' i% b9 q4 _+ s7 s0 i

EDA365QA

4.电源补强

EDA365QA

5.共模电感前后分开
: M) J2 m% Z5 R
, T+ J4 v/ l. k

EDA365QA

6.电源输出加宽

EDA365QA

7.匹配电阻应该放置到末端
# t% N0 @  [1 A" g; G% _) ?" H7 ^; s
+ ~6 m1 Y5 F, D/ H

EDA365QA

8.上下隔离部分不能放一起建议独立分开
, V) ^- t  [9 G, Y7 c: m) f$ ?; h
) f  b3 o9 f1 k/ f1 H6 T

EDA365QA

9.规则设置不合理，走线部分没有参考平面了

& v) v* h/ d- w! H; I) z

EDA365QA

10.时钟源端匹配靠近放置
6 V8 q6 }) o, b) f+ ~
4 e- g: Q% ]/ ]1 ?' r9 P

EDA365QA

11.时钟线不要直接在滤波电容中间穿过
& \, V* Y& f) @9 o3 ]
; j/ a# M2 P3 n) z' U4 g

剑铮奇迹

EDA365QA 发表于 2017-11-13 09:42
) c- z8 g. j. I8 y" U  T# ^11.时钟线不要直接在滤波电容中间穿过

怎么感觉这个晶振周围没器件呢，难道把电源电路和使能电阻放背面了吗？
晶振处理方法最好是电源和使能都放在同一面，周围包一圈地铜与其他隔离
3 A6 A1 D! T0 P  f! ~2 L

dhhtmqh

EDA365QA 发表于 2017-11-13 09:42
4 {6 b2 u0 R- P# T8 I" O: I9 y11.时钟线不要直接在滤波电容中间穿过

这个是有源晶振，外围不需要什么器件了吧
' t4 |& L( L* |/ H) r

648638520

学习了

guhanzuiying