TA的每日心情 | 擦汗
2020-1-14 15:59 |
|---|
签到天数: 1 天 [LV.1]初来乍到
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
请问高手在一个工程模块中 时钟生成模块如何设计比较合理？
% k# p, P& F$ o2 O, K
+ V2 A+ T7 k( y: J! U7 f; s如何设计有效可靠的分频时钟？* |6 M! I6 @% q. M# l# o
+ `7 F( ?5 w# e- O8 P& d0 |7 S0 L4 W& U
3 k. U' p& f( w) h# E4 {$ B, B% _% T" T) P
3 o' U5 R6 U0 ^' ~* P9 n
& }+ d9 `9 e: t# S+ E9 _4 ]3 R; x4 j" v- ?1 S
是不是一般采用主时钟进行采样
( a$ N5 D( }# ^$ s) M# v8 D# o9 c
用计数器生成使能时钟
, ^! `& {: Z' W, a0 N4 O1 |, `; u& O. i1 a* B2 |( g
$ p$ d9 e( i$ ^8 g: G; S+ l! i) ~7 L( L: F
在其他模块中依然使用主时钟$ y: @* F7 }7 F4 ^+ J
( l0 ^$ p4 V) R& U1 ~4 A只是在使能时钟条件下进行操作: r+ b6 b; H/ b: L- S8 l
/ f1 W& U# r! \* L! B3 u9 s, Z
& e2 C U* ?3 t+ I/ Y$ G
; o: O3 s) t8 Y5 f
上面是否合理有效 |
|
/1 
发表于 2009-1-5 22:01
收藏
淘帖
支持！
反对！
发表于 2009-1-6 16:31