关于端接的一个问题

Joen0_0

kobeismygod 发表于 2018-5-14 12:39
是的，端接电阻都是建议尽可能靠近输出端的，所以现在有些高速的总线的端接都已经做到片上了。但是不管你 ...

嗯嗯，感谢
9 s6 z$ g7 {2 h

we167527

kobeismygod 发表于 2018-5-14 12:39
: L& i$ l+ R5 r是的，端接电阻都是建议尽可能靠近输出端的，所以现在有些高速的总线的端接都已经做到片上了。但是不管你 ...

那我有个问题！
就是DDR的地址组/控制组的那些匹配电阻为啥是需要靠近DDR颗粒摆放呢？

kobeismygod

we167527 发表于 2018-5-17 10:17
% R! p' k2 A4 O! B那我有个问题！
/ C% h" t/ a) W7 h+ l" d' x2 T就是DDR的地址组/控制组的那些匹配电阻为啥是需要靠近DDR颗粒摆放呢？

8 H( D( a# q) x( @# \' X% z0 [因为这些信号线是单向传输，另外你说的这些信号用的是并联端接（我说的端接靠近输出端指的是源端匹配），也就是传输线阻抗小于输入端阻抗，所以并联端接电阻会接收端的等效阻抗降低与走线阻抗匹配，综上，需要靠近颗粒端摆放。

ABCDJ

端接有很多种形式，源端一般是串联电阻，末端一般是并联，末端端接效果比源端好但结构复杂、功耗大，各有各的优势。但是对于高速信号和DDR等要求高的场合，都采用的是末端端接。

we167527

kobeismygod 发表于 2018-5-17 16:03
( t8 u5 @0 U& q4 x  O因为这些信号线是单向传输，另外你说的这些信号用的是并联端接（我说的端接靠近输出端指的是源端匹配）， ...

如果地址线和控制线采用的是串联端接呢？应该放在何处？
! n* ~0 p& T9 F4 r. ~4 D

we167527

ABCDJ 发表于 2018-5-22 11:53
$ U: ?, r7 I. b5 M9 I端接有很多种形式，源端一般是串联电阻，末端一般是并联，末端端接效果比源端好但结构复杂、功耗大，各有各 ...

: \2 ?. u* b+ C. Y% y末端端接意思是。像在地址线上那样并联一个上拉？还是在最末端像VTT那样？

ABCDJ

we167527 发表于 2018-5-23 19:29
末端端接意思是。像在地址线上那样并联一个上拉？还是在最末端像VTT那样？

+ t  F: T) U, e4 k9 C* D) i" z应该末端像VTT那样，也最简单的方式也就是上下拉，阻值跟特征阻抗一样，单端和差分有点区别。但是直接上下拉会提升很多功耗，所以又有优化的版本，比如加电容的方式，而又因为输出IO一般驱动能力有限，这个电容容值很难选择。总之，对于单端信号的末端端接，基本上很少用，除非像DDR一样有个比较合适的VTT电源。
: ^' j% J3 D, P# t6 ^2 R

wuyatao

:victory::victory::victory::victory:

飞熊在天

你的测量没问题，具体为什么，推荐阅读于博士的信号完整性手记中第四章:信号的反射与端接。