typec-c 信号检测？看不懂里面的mos，太复杂了

soswelcome

typec-c 信号检测？看不懂里面的mos，太复杂了？

1 k+ {, [% B/ h: Q" Opdf是该款芯片介绍，在 第7页 是整个电路图，我截图了一些mos电路，看的云里雾里的，悲剧中
& d. S: z$ n. [6 F0 @+ P$ V5 A高位高人能看懂这个电路，给详细分析一下哦？
我推测应该是type-c 接口的可以充放电电路吧？不懂啊，这么多mos，具体可以分析一下吗？

- q, b2 _: p7 a! |

4 e7 J; [& p+ h# Y

soswelcome

/ X4 R" W3 u2 n7 k0 r
坐等高手

soswelcome

USB3.1被称之为USB Type-C，从富士康公布的渲染图中可以看出Type-C采用了更小的全新设计，由于是对称设计我们在使用时不需要区分正反，和苹果Lightning接口很相似。
1 ^* c& z$ `+ w3 `    另外USB3.1 Micro-B也发生了变化，变得更宽更薄，不过依然可以兼容现有的microUSB数据线。性能方面USB 3.1也将传输带宽从USB 3.0 5Gbps翻番到了10Gbps，同时还把供电电流从1.5A大幅增加到了3-5A，不但性能更快，充电也会快得多。
2 \% U# K7 }# R4 N, V# v$ L
1 l# x' U4 |9 _: R" e2 \1 A; E, e
3 ]/ c; Q/ ]; D- J% l4 g但是遇到具体电路，就无法分析出来了，希望高手能一点点的把它分析出来

kobeismygod

第一幅图应该是VBUS输出的控制电路，当VBUS_IN 有电时候，可以通过控制VBUS_EN 来给两个C口的VBUS供电，同时，如果VBUS没电，也就是type c spec中的dead battery的状态的时候，可以通过C0或者C1的type c 口可以通过Q1和D2给芯片供电，Q1和D2的作用应该是防止两个C口同时出现VBUS而对冲。VBUS会通过一个buck输出5V给到USB3.0的口。
第二幅图应该是对应两个C口的VBUS上电的检测，任一个VBUS上电，对应的被上拉的信号都会被拉低。，，从而MCU就知道是哪个C口的VBUS已经ready
第三幅图应该是两个C口的CC引脚的状态配置和检测，其中C0应该是DRP类型的端口，因为CC上既有作为sink用到的5.1k下拉，又有作为source用的180ua.330ua的上拉，同时USB_C0_CC1/2也是对CC电平状态的检测，MOS管的主要是DRP状态切换，但是C1看起来应该只能作为sink，因为它只有下拉电阻，至于为什么是7.5k，不是5.1k这个不是很清楚。

kobeismygod

2 G/ S, Q# s% |. p$ D1 G
- ?0 x4 y% i# W# b+ h

soswelcome

kobeismygod 发表于 2018-6-30 11:13
第一幅图应该是VBUS输出的控制电路，当VBUS_IN 有电时候，可以通过控制VBUS_EN 来给两个C口的VBUS供电，同 ...

非常感谢，大概了明白了一点点

+ h, m: q! v$ q. R& [1 c" S3 u3 D又有作为source用的180ua.330ua的上拉，这个是什么意思？电路图中没理由找到啊
9 x7 V: P; p% l, h

soswelcome

kobeismygod 发表于 2018-6-30 11:13
3 u6 A7 i/ l1 \& q' {第一幅图应该是VBUS输出的控制电路，当VBUS_IN 有电时候，可以通过控制VBUS_EN 来给两个C口的VBUS供电，同 ...

' ^7 O* _1 h. Y! B; u: s' r在第一张图中，Q1和D2的作用应该是防止两个C口同时出现VBUS而对冲。VBUS会通过一个buck输出5V给到USB3.0的口。

! N; P# O9 H. O- U! `/ D6 N, R' }感觉是否只需要D2就可以防止两个VBUS同时导通啦，也就是说Q1可以去掉？不知道要Q1的作用是什么？
2 Q5 _8 \4 c; t5 H& b# Q0 W

kobeismygod

soswelcome 发表于 2018-7-2 09:38
非常感谢，大概了明白了一点点
; Y! H% x! @4 X
又有作为source用的180ua.330ua的上拉，这个是什么意思？电路图中没理 ...

  p% F+ z6 Y4 G; E在完整的原理图里面180ua 对应的是1.5A充电，330ua对应的是3A充电
0 H+ `  q. x1 s9 A7 L% Y5 c
! m6 Z# H3 h/ J6 W
2 B7 l! Z; w0 l' f& F/ ~7 |$ r

kobeismygod

soswelcome 发表于 2018-7-2 10:09
- M' q4 J  P6 t3 p8 T) D5 X- m在第一张图中，Q1和D2的作用应该是防止两个C口同时出现VBUS而对冲。VBUS会通过一个buck输出5V给到USB3.0 ...

我理解Q1的作用是给VBUS提供一个低阻抗通路，因为C0 口的电流最大可能达到3A或者以上。
, i" J6 d6 E* y/ [; ~7 C

carlson-chuo

電路圖下載不了，無法學習，謝謝。

markamp

既然怕对冲，为啥不单独控制Q2和Q3？既然有Vbus使能，就无法避免对冲，因为两个管子会同时打开，要vbus使能何意？说明设计者思路不清晰。

anguchou

:):)