求助，PCIe链路必须Retrain才能跑到Gen3

yixuan898

问题解决了吗？

yixuan898

gavinhuang 发表于 2018-7-19 19:16
: [/ Z9 W6 @  z" U4 E6 u谢谢你的回答，以下是你提到的补充信息：
9 {, Q$ g9 l/ v4 ^" j( ~. c) z
8 ^- q( \) W5 q2 w9 I/ Y1、用类似于PCIScope的工具，PCIe switch有一个“Retrain Li ...

你的上行端口是port几

gavinhuang

yixuan898 发表于 2019-5-2 12:10
你的上行端口是port几

1 Y; A1 u- B; @0 k) O# P7 a没解决，一直用软件retrain的办法，将就用着。

我上行是x8的，下行是4组x4的，我也不知道上行的x8对应的是port几。这颗芯片的PCIE信号一共有24个lane：尾缀分别是PEX_PETN/RN[0:15]、PEX_PETN/RN[24:31]，上行的端口我接的是PEX_PETN/RN[0:7]，剩下的分别接4组x4的下行端口。
' Z+ h0 N: T- o. i  d% |
这样接有什么问题吗？

yixuan898

gavinhuang 发表于 2019-5-4 10:36
没解决，一直用软件retrain的办法，将就用着。

& R) I# R/ {% \# Z我上行是x8的，下行是4组x4的，我也不知道上行的x8对应 ...

( K- B2 {  [: M) ^你 加我的qq：1098549099 以前我也遇到过

yixuan898

gavinhuang 发表于 2019-5-4 10:36
7 J  y+ t. X8 S7 {( m6 `没解决，一直用软件retrain的办法，将就用着。
* f! w5 o- N; e
  F. k8 l( m; m6 ?* u我上行是x8的，下行是4组x4的，我也不知道上行的x8对应 ...

3 j3 Q- ^9 t7 i! G使用的方法一样X8上行，4X4下行
4 B! b% w; e& X  Q, `1 B) r6 B8 L

gavinhuang

yixuan898 发表于 2019-5-5 13:04
3 J: S% }( \, U; q! T你 加我的qq：1098549099 以前我也遇到过

/ ~, v" Z/ B" _6 R8 Q3 g你的QQ加不上啊，能不能加我：318682564，谢了
1 a5 n# P8 x$ R  a

xiangyili

请问，你遇到的问题解决了吗？我用的是pex8732也遇到与你类似的问题
. V$ Z. N5 x5 ~8 ~# E* X" d1.用三星的970 EVO Plus SSD,上电后是Gen1，需要retrain link一下才能到Gen3.
2.用Plextor 的PX-256M9PeG和我们自己做的SSD ,上电后 都可以直接达到Gen3.

jiangchao3392

学习学习mark

hitechor

PLX没出一个修改这个Bug的芯片么
4 P+ g* j% X) X9 R5 t这样用，太闹心了
2 k% N" ~8 A  r5 {
87系列的都有这个问题，别的估计也是坑

chinest2010

你好，你们的PEX-8724在画PCB的时候有做pin delay?

无疑是什么

我也遇到过，我的做法是加一颗MCU，通过I2C写寄存器retrain，这样就不用用软件写寄存器了