关于晶振

张志强

请教给位大神，晶振下方到底是挖空好还是铺地好
, _* Z0 X" c; l1 j比如说我两层板，顶层是贴片晶振，那么底层是挖空还是铺地好，网上看了两种说法都有，这让我很纠结
# F7 M' A+ V; r- b/ V  |0 G! G

中臣

晶振下方挖空，是从减少寄生电容考虑吧，晶振的PAD有点大；  从EMI考虑，铺GND；

超級狗

中臣 发表于 2018-7-26 19:40
' V4 ^2 u7 S/ O2 W" g晶振下方挖空，是从减少寄生电容考虑吧，晶振的PAD有点大；  从EMI考虑，铺GND；

3 ^: ^9 f- W/ s6 f6 ?提供某個 Application Note 的一段話，作為不鋪地說法的佐證。


7 \( S6 K9 c9 w- Z: `6 t

• To minimize capacitance, do not put a ground plane or power plane under the crystal, EXTAL pin, or associated routing.
• If you must place a ground plane layer under the EXTAL pin, minimize capacitance by placing the layer at a minimum distance of 3x the ball pitch space.
  
  

補充一點，小弟只提供此種說法的佐證，並非強烈建議要這樣做，大家別誤會了！
2 q- E  U& I$ \- D4 x, z8 }- h
) K  u: f& Z$ c7 |$ I

asdf193

晶振下面铺上地，然后这个地和整体的地再隔开，如果不想隔也没啥问题，如果周边没有敏感的信号不铺也成，主要看周围的信号了，如果距离大了也影响不大，一般高频对低频数字信号影响不大，当然低频数字对高频也影响不大，功率走线里面有高频可能有影响，模拟信号对高频敏感，但是看情况，高频在人耳听力外的影响了又能怎么样，又听不着~~~

不语

很少见晶振底层挖空的设计，我们两层板也都是铺地，目前没发现有什么影响。

wmz

个人认为因根据情况而定，低频数字信号即使走到晶振下也无太大影响，高速高频信号就不能从晶振下方走。
# ?! V3 V, i* E, ]( j至于铺地还是挖空，理想做法是晶振下只有GND信号，没有其他信号。

ksecufo

如果下方有布线，就不要挖空。低速的晶振挖不挖空都没有太大影响的。

lize314

8M 单片机 2层板 没有挖空
# G) h2 z0 q' k24M 手机的 必须挖空

clp783

到底挖还是不挖，我40M的没挖。

Joen0_0

期待高手解答

Adey

我的理解：晶振正下方相邻层 挖铜箔，不过是为了减小焊盘的容性负载，其实多层板，不挖空根本没什么；起振电容也是可以调整的。
" P/ d. C7 I) }1 O" R2 l' b换个说法，如果说要挖地，怎么挖，挖多少，就在焊盘底下挖，还是整个晶振都挖？这一系列的工程问题，都是值得研究的。我懒，所以就不挖空，爱谁谁说，32768-24M都有，到目前为止还没碰到过起不来的。

xiaowenwu1989

不要去挖空

超級狗

asdf193 发表于 2018-7-27 18:17
% x3 g3 l0 ^2 ?+ W. s) ^晶振下面铺上地，然后这个地和整体的地再隔开，如果不想隔也没啥问题，如果周边没有敏感的信号不铺也成，主 ...

8 s8 U, ]3 R' ~0 |/ T. y/ |1 p

• 晶振下面铺上地，然后这个地和整体的地再隔开
  : i. }+ L, H$ V7 e  s$ @( h# A! R這句回答得漂亮！
• 高频在人耳听力外的影响了又能怎么样，又听不着~~~
  6 N0 f, j1 l0 w6 A1 K8 Z這句讓我冒冷汗！
  ) E- a, Y, p0 t; t5 F$ Y1 W: |

# O/ [* u- c# T7 ^
, j! p2 x3 l  ~& R! v7 |/ `

liling92zdh

一般是保证晶体下方比较干净就好，晶体单点接地

Jujianjun

个人认为， 这个问题case by case ：

2 _3 Z; ~. R: v, J) Y" C1. 非常小的板子， 空间狭小， 旁边如果再有敏感的RF/Analog circuit， 最好铺地然后和主要的GND隔离开
  ?9 J' v6 `: B" I2. 大的板子， 如果都是digital的系统设计， 按照平常的处理铺地即可