请教关于CPLD时钟的问题

lzhcqu

请问cpld的输入时钟接GCLK和接普通I/O口有什么区别吗
& ?: O6 S6 H; ]1 R, z看到有的原理图把GCLK引脚闲置而把输入时钟接到了普通I/O口
' Z# H" q! Q. U- |8 E# ]2 x3 J两种接法功能一样吗？？
哪种接法要好点呢？？
, U& P4 N/ k  h3 d; X. G# G谢谢
请指教

inspiron1501

当然是接全局时钟管脚比较好，这样可以使用全局布线资源，clock skew基本一直，扇出也可以比较大

flyingwxj

CPLD 的时钟是肯定要接到 GCLK 引脚上面的。
& k3 w: d5 ~4 T( _' n0 n你所看到的将时钟接到普通I/O口上的做法，其实是你没有完全看懂原理图。那些所谓的接到普通 I/O 上的时钟其实是其他芯片的时钟，而并不是 CPLD 的时钟，也就是说在 CPLD 中会将那些“时钟”当作普通信号对待。

lzhcqu

CPLD 的时钟是肯定要接到 GCLK 引脚上面的。
2 x2 y* |  R) u你所看到的将时钟接到普通I/O口上的做法，其实是你没有完全看懂原理图。那些所谓的接到普通 I/O 上的时钟其实是其他芯片的时钟，而并不是 CPLD 的时钟，也就是说在 CPLD ...
: N* G8 @+ B) S1 h/ @, @flyingwxj 发表于 2009-3-4 13:52

. ~  B1 P/ v, X0 s6 C. `- l谢谢
) N7 \3 h, L, w# ]* }: r但是为什么看到的CPLD的gclk是悬空的呀
CPLD应该需要时钟信号才能正常工作吧