求助！ALLEGRO如何避免导入网表后元件布局更改

llk0539

原理图中修改了元件的位号，重新生成网表后导入PCB，发现元件没了，需要重新再放置，之前的布局白费了，有什么办法能避免这种情况？

jordanli22

deado 发表于 2018-10-19 14:00
  S, D- k( {* @- k% ]8 H有更详细得资料吗？

去看我发的帖子
0 O% @: A/ e) L2 W$ H

longzhiming99

jordanli22 发表于 2018-10-8 09:43
+ X4 ]0 {! }" X/ [4 c# K. Y导入元件都是会ingore fix的，不然与网表不对应

跟忽不忽略没关系的，反正有时乱有时不乱，很是奇怪，后来找到了问题点，就是板上有fix的东西，只要有，你忽略也一样乱飞， 当然可能还有其它问题会引起飞，反正后来我是没遇到过会器件乱掉的情况，我还专试验了去原理图那里改的
* X7 V, z  H$ f/ M! @, m+ ^

這侽孓譙悴丶

没有办法，如果原理图位号重编了，更新网表布局肯定就乱了。除非你有skill可以还原布局，否则就得重新布局。如果你有位号重编前和位号重编后的这两个原理图，以及未更新网表得PCB，我可以帮你导入，布局不会乱得，和网表更新前保持一样得布局！

lc1234

這侽孓譙悴丶 发表于 2018-10-2 21:08
没有办法，如果原理图位号重编了，更新网表布局肯定就乱了。除非你有skill可以还原布局，否则就得重新布局 ...

版主，能否讲出方法，多谢多谢！
! |2 y! N9 r0 K8 j/ |) B- K$ }

這侽孓譙悴丶

lc1234 发表于 2018-10-3 14:36
版主，能否讲出方法，多谢多谢！

5 r% g: Z4 N( R* c+ c! G这个需要skill工具的，得有工具才行！

hshy

果然大佬多哇，这种情况都有解决的办法，佩服佩服～

jordanli22

2 \+ y+ M0 H5 F2 \2 t* N7 Q0 N% X5 w
% [! _; }2 d% Z& M我也写过一个excel来解决这个问题，也是需要前后对应的元件位号，
, f0 w% [; |; i; h不过最近一年都没用过了。不会写skill的可以参考我这个写excel,相对简单一点。
: W- ?$ h, a* u6 x4 G

longzhiming99

PCB里不要有任何FIX的属性就不会乱，不会飞

jordanli22

longzhiming99 发表于 2018-10-8 09:28
PCB里不要有任何FIX的属性就不会乱，不会飞

导入元件都是会ingore fix的，不然与网表不对应

jordanli22

longzhiming99 发表于 2018-10-8 16:06
跟忽不忽略没关系的，反正有时乱有时不乱，很是奇怪，后来找到了问题点，就是板上有fix的东西，只要有， ...

8 |  h8 l4 F8 G' }6 k  n8 P你的回复与楼主主题不符
3 w  f+ j( o: l# m

longzhiming99

jordanli22 发表于 2018-10-8 16:47
你的回复与楼主主题不符

, \4 [% [/ W, T$ C3 z1 s  [& u 啊，原来你不是楼主啊，呵呵，我说的就是楼主的那个问题，重导网表后，原摆好的好多器件又变成没摆的了，要重新摆。

appleyang

  可以做一次rename，反吃到原来的线路里。

venus_3321

反标，中

deado

jordanli22 发表于 2018-10-8 08:46
我也写过一个excel来解决这个问题，也是需要前后对应的元件位号，
不过最近一年都没用过了。不会写skill的 ...

# B9 a/ {: N$ Z" w有更详细得资料吗？