找回密码
 注册
关于网站域名变更的通知
查看: 4997|回复: 18
打印 上一主题 下一主题

求助!ALLEGRO如何避免导入网表后元件布局更改

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2018-10-2 08:21 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
原理图中修改了元件的位号,重新生成网表后导入PCB,发现元件没了,需要重新再放置,之前的布局白费了,有什么办法能避免这种情况?
8 B1 s% l9 u7 a

该用户从未签到

推荐
发表于 2018-10-19 17:02 | 只看该作者
deado 发表于 2018-10-19 14:00. Z: H0 V9 y( z+ d3 y) Y: t
有更详细得资料吗?
, F7 E( T+ r- v8 h, M& b
去看我发的帖子
, p! D/ a6 F6 p* |* H' b

该用户从未签到

推荐
发表于 2018-10-8 16:06 | 只看该作者
jordanli22 发表于 2018-10-8 09:43
* C4 g/ [1 Q2 f/ U导入元件都是会ingore fix的,不然与网表不对应

& I: z7 V& p/ @8 K7 } 跟忽不忽略没关系的,反正有时乱有时不乱,很是奇怪,后来找到了问题点,就是板上有fix的东西,只要有,你忽略也一样乱飞, 当然可能还有其它问题会引起飞,反正后来我是没遇到过会器件乱掉的情况,我还专试验了去原理图那里改的3 ^6 s# C, a& A! Z& c3 _

点评

你的回复与楼主主题不符  详情 回复 发表于 2018-10-8 16:47

该用户从未签到

推荐
发表于 2018-10-2 21:08 | 只看该作者
没有办法,如果原理图位号重编了,更新网表布局肯定就乱了。除非你有skill可以还原布局,否则就得重新布局。如果你有位号重编前和位号重编后的这两个原理图,以及未更新网表得PCB,我可以帮你导入,布局不会乱得,和网表更新前保持一样得布局!

点评

版主,能否讲出方法,多谢多谢!  详情 回复 发表于 2018-10-3 14:36

该用户从未签到

3#
发表于 2018-10-3 14:36 | 只看该作者
這侽孓譙悴丶 发表于 2018-10-2 21:08
! g& t- E- j( l没有办法,如果原理图位号重编了,更新网表布局肯定就乱了。除非你有skill可以还原布局,否则就得重新布局 ...

0 q& ^. p7 v  d' \: v版主,能否讲出方法,多谢多谢!/ V9 o% j- A1 Z2 t5 K. i8 D

点评

这个需要skill工具的,得有工具才行!  详情 回复 发表于 2018-10-5 21:44

该用户从未签到

4#
发表于 2018-10-5 21:44 | 只看该作者
lc1234 发表于 2018-10-3 14:36
3 k9 j+ a4 S( n; t# l; c+ d版主,能否讲出方法,多谢多谢!

% l8 N) c) \6 i4 S5 F" k这个需要skill工具的,得有工具才行!
  • TA的每日心情
    开心
    2022-4-25 15:33
  • 签到天数: 256 天

    [LV.8]以坛为家I

    5#
    发表于 2018-10-6 23:19 来自手机 | 只看该作者
    果然大佬多哇,这种情况都有解决的办法,佩服佩服~

    该用户从未签到

    6#
    发表于 2018-10-8 08:46 | 只看该作者
    本帖最后由 jordanli22 于 2018-10-8 08:47 编辑 3 Y' }9 u0 F7 ?- `, w

    * E2 @$ k8 y  P我也写过一个excel来解决这个问题,也是需要前后对应的元件位号,, d3 A/ P6 m# D! F8 G' U1 M5 d
    不过最近一年都没用过了。不会写skill的可以参考我这个写excel,相对简单一点。8 ~6 M, p# u* X8 R0 l" G
    , v2 I% ?2 ]( F. A- s' h# U

    $ I8 r0 p* C, s2 W
    8 i: M6 R9 X7 w+ W5 p# h. M, g. b9 K

    点评

    有更详细得资料吗?  详情 回复 发表于 2018-10-19 14:00

    该用户从未签到

    7#
    发表于 2018-10-8 09:28 | 只看该作者
    PCB里不要有任何FIX的属性就不会乱,不会飞

    点评

    导入元件都是会ingore fix的,不然与网表不对应  详情 回复 发表于 2018-10-8 09:43

    该用户从未签到

    8#
    发表于 2018-10-8 09:43 | 只看该作者
    longzhiming99 发表于 2018-10-8 09:28
    ! t2 f1 ^- _( c" M$ lPCB里不要有任何FIX的属性就不会乱,不会飞
    # Z: i4 r+ J8 u) t
    导入元件都是会ingore fix的,不然与网表不对应/ y2 N+ b8 P! l4 h/ d

    点评

    跟忽不忽略没关系的,反正有时乱有时不乱,很是奇怪,后来找到了问题点,就是板上有fix的东西,只要有,你忽略也一样乱飞, 当然可能还有其它问题会引起飞,反正后来我是没遇到过会器件乱掉的情况,我还专试验了去  详情 回复 发表于 2018-10-8 16:06

    该用户从未签到

    10#
    发表于 2018-10-8 16:47 | 只看该作者
    longzhiming99 发表于 2018-10-8 16:06
    8 F+ S- |: b* y: j& D跟忽不忽略没关系的,反正有时乱有时不乱,很是奇怪,后来找到了问题点,就是板上有fix的东西,只要有, ...

    $ L( g$ ?" W6 y/ w你的回复与楼主主题不符
    ( @' _) E# L/ k/ y

    点评

    啊,原来你不是楼主啊,呵呵,我说的就是楼主的那个问题,重导网表后,原摆好的好多器件又变成没摆的了,要重新摆。  详情 回复 发表于 2018-10-9 09:32

    该用户从未签到

    11#
    发表于 2018-10-9 09:32 | 只看该作者
    jordanli22 发表于 2018-10-8 16:472 {) A& j7 A# \8 X
    你的回复与楼主主题不符
    - c9 y$ y9 A3 Q' f/ k1 C
    啊,原来你不是楼主啊,呵呵,我说的就是楼主的那个问题,重导网表后,原摆好的好多器件又变成没摆的了,要重新摆。9 r  b$ y+ D& F

    该用户从未签到

    12#
    发表于 2018-10-10 10:26 | 只看该作者
      可以做一次rename,反吃到原来的线路里。
  • TA的每日心情
    开心
    2023-6-5 15:38
  • 签到天数: 51 天

    [LV.5]常住居民I

    14#
    发表于 2018-10-19 14:00 | 只看该作者
    jordanli22 发表于 2018-10-8 08:46. G5 W1 Z$ I7 {/ Q
    我也写过一个excel来解决这个问题,也是需要前后对应的元件位号,
    ; s1 m+ L; K( M" ^& W) G* |, c不过最近一年都没用过了。不会写skill的 ...
    4 _4 G9 {, ]4 p0 @0 G( J
    有更详细得资料吗?) I% Y0 Q5 e, W8 `5 t: g+ a  w

    点评

    去看我发的帖子  详情 回复 发表于 2018-10-19 17:02
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-7-19 11:53 , Processed in 0.140625 second(s), 29 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表