Verilog 寄存器数据类型更新问题(讨论)

mrforever · 发表于 2009-3-17 17:27

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

我在用Verilong代码做液晶显示时。有一个不能更新的寄存器数据类型的问题，现请教下各位大虾。
过程如下：我使用Data_Shift_Direction作为寄存器类型缓存区。初始时，将下面参数中Data_Static赋值给Data_Shift_Direction。然后根据pro_signal信号的变化将其他的参数赋值给Data_Shift_Direction。但是液晶第二行上总是显示“Mouse's silent”。并没有更新显示。然后我就加了一个测试信号test_signal。看外部模块数据变化时，Data_Shift_Direction有没有更新。结果发现测试信号test_signal随着pro_signal信号的变化而正确变化。这就证明Data_Shift_Direction中的数据应该也更新了。可是液晶上第二行还是显示“Mouse's silent”。即初始化时所赋的值。
然后我想是不是时钟的问题。因为两段并行代码一个是48M的时钟，而另一个则是500Hz的时钟。但觉得这没有道理。因为pro_signal信号的变化我自己可以随时控制，让pro_signal信号变化就变化，不变化就不变化。只要pro_signal信号不变化的时候，那么Data_Shift_Direction的数据也不再变化。即使后面一段代码是500Hz触发的，也应该能够检测到Data_Shift_Direction里面的数据。不知道哪位大虾碰到过这种情况没。有的话，请一起来讨论讨论下吧。

现把这部分代码粘贴如下：
parameter Data_First = "This is an App",             //液晶显示的第一行的数据
         Data_R_U = "Shift Ri or Up",                   //液晶显示的第二行的数据
         Data_B_RB = "Shift Be or RB",
         Data_L_LU = "Shift L or LUp",
         Data_LB = "Shift Left_bel",
         Data_L_Button = "You Left click",
         Data_R_Button = "You Righ click",
         Data_Static = "Mouse's silent";

always@(posedge clk_48m or posedge rst)
begin
if(rst)
      begin
         Data_Shift_Direction <= Data_Static;
                  test_signal <= 3'b000;
      end
else
      begin
         if(pro_signal == 4'b0001) //LED1 light
            begin
                  Data_Shift_Direction <= Data_R_U;
                  test_signal <= 3'b001;
            end
         else if(pro_signal == 4'b0010)  //LED2 light
            begin
                  Data_Shift_Direction <= Data_L_Button;
                  test_signal <= 3'b010;
            end
         else if(pro_signal == 4'b0011)
            begin
                  Data_Shift_Direction <= Data_R_Button;
                  test_signal <= 3'b011;
            end
         else if(pro_signal == 4'b0100)  //LED3 light
            begin
                  Data_Shift_Direction <= Data_L_LU;
                  test_signal <= 3'b100;
            end
         else if(pro_signal == 4'b0101)  //LED4 light
            begin
                  Data_Shift_Direction <= Data_B_RB;
                  test_signal <= 3'b101;
            end
         else if(pro_signal == 4'b0110)  //LED5 light
            begin
                  Data_Shift_Direction <= Data_LB;
                  test_signal <= 3'b110;
            end

         else
            begin
                  Data_Shift_Direction <= Data_Static;
                  test_signal <= 3'b000;
            end

      end
end

always @(posedge clk_500 or posedge rst)
begin
if(rst)
   begin
      RS <= 1'b0;                                     //复位：RS=0时为写指令；
      DB8 <= 8'b0;                                     //复位：使DB8总线输出全0
end
else
   begin
            if(disp_count == 14)                      //disp_count等于14时表示第一行数据已写完
                  begin
                     DB8 <= 8'b11000001;                //送入写第二行的指令
                     RS <= 1'b0;
                     disp_count <= 4'b0;
                     Data_Sec_Buf <= Data_Shift_Direction;
                     state <= Write_Data_Sec;
                  end
            else
                  begin
                     DB8 <= Data_Fir_Buf[111:104];
                     Data_Fir_Buf <= (Data_Fir_Buf << 8);
                     RS <= 1'b1;                      //RS=1表示写数据
                     disp_count <= disp_count + 1'b1;
                     state <= Write_Data_Fir;
                  end
   end
end

帐号		自动登录	找回密码
密码			注册

Verilog 寄存器数据类型更新问题(讨论)

EDA365欢迎您登录！

推荐内容 /1