EMC整改中的时钟骚扰源

Zedd

EMC整改中的时钟骚扰源

& i7 y8 u3 G( _

当我们在EMC整改的时候，很多时候都会遇到如红外热像仪、触摸屏打印机、POS终端、各类大型显示屏、IC/ID卡读卡机、以及一些RF设备这类超高微电子线路的电路，这类电路在过EMC认证的时候，会遇到辐射超标、ESD静电放电抗扰度不合格、EFT瞬变脉冲群抗扰度不合格、以及RS、CS等相关测试项不合格。这类设备为什么在EMC测试过认证方面会遇到很多的阻力呢？其中它们有一个共同的特点，那就是都是高速的电子线路，既然高速也就是说它们的工作状态非常快、主频高。这类电子设备的工作状态0或者1，主频高，也就会在这些0与1工作状态的高速转变下，产生强大的宽带骚扰骚扰源通过线路或者临近的导线以天线的方式向外发射骚扰。同样的这类设备会在外界的强脉冲骚扰下，导致系统时钟紊乱，导致程序出错等致性能降低至不符合相关EMC标准。 混合电路中往往有时钟产生电路。在高速混合路中，时钟信号的频率很高，谐波极为丰富，电磁波能量通过类似天线的结构向外辐射(天线效应)产生极强的EMI。天线以多种形式存在，如PCB上的走线、跳线、无适当屏蔽的组件、连接器、电缆线等。天线效应的强弱与电磁波频率(波长)和引线长度有关，频率越高或引线越长，天线效应越强。测试表明，在高频电路中，当引线长度大于电磁波波长的1／20时，就产生天线效应。此外，时钟信号也会受其它噪声的干扰而引起时基抖动。时基抖动是高速ADC应用设计中的主要噪声源。恰当的时钟电路设计能明显改善数据采集的SNR。   混合电路中都有数字逻辑门。当逻辑门的输出状态(高、低电平)改变时，由于逻辑门自身结构的原因和逻辑门输出端存在负载电容的原因，会引起电源 电流尖峰脉冲，从而形成所谓的△，噪声。测试表明，一个逻辑门引起的电源电流尖峰脉冲可达4OmA一50 mA。   J  Z2 I/ i+ V$ O1 F7 _/ l9 S1、噪声是由逻辑器件自身的电路结构决定的，是固有的。 ! n& o6 u0 ^" F8 G- ]4 K2、噪声同时产生传导干扰和辐射干扰。逻辑器件产生的传导干扰主要通过电源线、信号线、接地线等金属导线传播；产生的辐射干扰主要通过器件辐射或充当天线的互连线辐射的方式传播。传导干扰强度与频率成正比；辐射干扰强度与频率平方成 ) A( u- k/ H7 W* F6 Q  `, A正比。 ! M3 R% }( G$ k2 t/ A# m7 _0 U3、噪声是一种宽带干扰源。频谱宽度BW与逻辑器件的上升时间t 的关系可表示为BW=1／耵￡ 。实际的辐射频率范围可达到BW的1O倍以上。例如，t =2 ns时，BW=159 MHz，实际辐射频率范围可达1．6 GHz以上。可见，逻辑器件的工作速度越高，对应逻辑脉冲所占频谱越宽。 : @: _8 o$ i! `1 F+ i当系统中有多个门电路同时转换工作状态时，电源的瞬时尖峰电流可能达到很大的数值，可能引起极强的△，噪声。系统的电路规模越大，这种情况出现的可能性越大。 4、噪声以多种方式干扰或破坏数字电路和模拟电路的正常工作(具体讨论参考文献[1])。而 且，随着数字Ic和数字系统向大规模、高集成度、高速度、低工作电压等方向发展，△，噪声已逐步成为高速混合电路中主要电磁辐射源之一，并成为影响高速混合电路EMC性能的主要因素之一。 4 J2 a2 w8 K( Y5 r- b& g   既然这类设备的高速率时钟能发射很强的骚扰源，那么我们是否可以降低时钟速率？改变时钟的能量频谱分布？改变时钟的工作方式？更或者改变时钟的位置及相关走线？这都是我们在EMC整改过程中要考虑的问题。

7 ?0 S; t; G8 M: X

gaoxings

谢谢楼主分享