|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
mipi是什么接口_mipi接口定义详解
7 h. R: E$ l. D) m# ]3 {% Z6 B; V0 b" M2 A9 [0 N( {* D
MIPI接口简介& t4 s& D6 ^0 F8 ~- t- S$ r
MIPI（移动行业处理器接口）是MobileIndustryProcessorInteRFace的缩写。MIPI（移动行业处理器接口）是MIPI联盟发起的为移动应用处理器制定的开放标准。+ P& b7 g; P0 B, g
$ x. C" O+ u# Y1 j& P* D
MIPI是专门在高速（数据传输）模式下采用低振幅信号摆幅，针对功率敏感型应用而量身定做的。MIPI联盟定义了一套接口标准，把移动设备内部的接口如摄像头、显示屏、基带、射频接口等标准化，从而增加设计灵活性，同时降低成本、设计复杂度、功耗和EMI。
; L& v* M) M4 S1 v4 M9 J2 Z% ^# b5 n# b0 a9 w1 m/ y# m- k
由于MIPI是采用差分信号传输的，所以在设计上需要按照差分设计的一般规则进行严格的设计，关键是需要实现差分阻抗的匹配，MIPI协议规定传输线差分阻抗值为80-125欧姆。
; a8 R3 I0 M* B5 c' D# C5 z0 c; j- t* e7 d9 I7 K& b
MIPI主要开关参数& A9 N/ p4 k0 q) d0 S/ r. Q
1.关断隔离：为了保持有源时钟/数据路径的信号完整性，要求开关具备高效的关断隔离性能。对于200mV、最大共模失配（common-modemismatch）5mV的高速MIPI差分信号，开关路径之间的关断隔离应该为-30dBm或更好。: D6 r6 i. l }
+ s: O2 x- E3 J9 S1 \& | 2.差分延迟差：差分对内部信号间的延迟差（skew）（差分对内延迟差）和时钟与数据通道差分交叉点之间的延迟差（通道间延迟差）必需降至50ps或更小。对于这些参数，这类开关的业界同类最佳延迟差性能目前在20ps到30ps之间。
! `$ E$ s8 Z* I1 Z3 E
- y$ v& H1 C( l. d 3.开关阻抗：在选择模拟开关时，第三个主要考虑事项是导通阻抗（RON）和导通电容（CON）的阻抗特性的折衷选择。MIPID-PHY链路同时支持低功耗数据传输和高速数据传输模式。因此，开关的RON应该平衡选择以优化混合工作模式的性能。理想情况下，这一参数应该分别针对每一个工作模式而设定。结合每一模式的最佳RON，并保持很低的开关CON对保持接收端的压摆率（slewrate）十分重要。一般规则是，使CON低于10pF将有助于避免高速模式下通过开关的信号转换时间的恶化（延长）。3 g9 b, c! b" W/ ^. X1 D
! X8 o i$ E) j- c& V# p MIPI接口优点1 q, n, r" R+ F0 ^% G
MIPI接口的模组，相较于并口具有速度快，传输数据量大，功耗低，抗干扰好的优点，越来越受到客户的青睐，并在迅速增长。例如一款同时具备MIPI和并口传输的8M的模组，8位并口传输时，需要至少11根的传输线，高达96M的输出时钟，才能达到12FPS的全像素输出；而采用MIPI接口仅需要2个通道6根传输线就可以达到在全像素下12FPS的帧率，且消耗电流会比并口传输低大概20MA。由于MIPI是采用差分信号传输的，所以在设计上需要按照差分设计的一般规则进行严格的设计，关键是需要实现差分阻抗的匹配，MIPI协议规定传输线差分阻抗值为80-125欧姆。# D3 ]& M3 a8 G* m0 c
% G; t4 I: z- u Dmipi是什么接口_mipi接口定义详解6 L1 e) B/ |- S* t. Y
* U4 Q# |- e2 V. G! d 上图是个典型的理想差分设计状态，为了保证差分阻抗，线宽和线距应该根据软件仿真进行仔细选择；为了发挥差分线的优势，差分线对内部应该紧密耦合，走线的形状需要对称，甚至过孔的位置都需要对称摆放；差分线需要等长，以免传输延迟造成误码；另外需要注意一点，为了实现紧密的耦合，差分对中间不要走地线，PIN的定义上也最好避免把接地焊盘放置在差分对之间（指的是物理上2个相邻的差分线）。9 b7 I! a& @6 k. A3 b% |1 c+ ~
( S9 J* L& L6 x
MIPI的通道模式和线上电平* U% c. d6 u3 @/ c9 p& j
在正常的操作模式下，数据通道处于高速模式或者控制模式。在高速模式下，通道状态是差分的0或者1，也就是线对内P比N高时，定义为1，P比N低时，定义为0，此时典型的线上电压为差分200MV，请注意图像信号仅在高速模式下传输；在控制模式下，高电平典型幅值为1.2V，此时P和N上的信号不是差分信号而是相互独立的，当P为1.2V，N也为1.2V时，MIPI协议定义状态为LP11，同理，当P为1.2V，N为0V时，定义状态为LP10，依此类推，控制模式下可以组成LP11，LP10，LP01，LP00四个不同的状态;MIPI协议规定控制模式4个不同状态组成的不同时序代表着将要进入或者退出高速模式等；比如LP11-LP01-LP00序列后，进入高速模式。下图为线上电平的图示。- D4 b1 }0 ~& N# `' q n/ Z) l% t/ X" ~
* _* V, Y0 z* w k$ K5 tmipi是什么接口_mipi接口定义详解+ @9 u8 n: J2 m; i+ V6 `9 w2 e
, R& N! F1 j! q+ E0 j+ q MIPI联盟的MIPIDSI规范 r& G7 n% F a3 x
1、名词解释6 ` d! Y6 Q/ I( p+ b
; L) h. ~! w" X! q" u8 J
•DCS（DisplayCommandSet）：DCS是一个标准化的命令集，用于命令模式的显示模组。
' B) O) V. [. h+ I# w# O$ K/ K$ I) S) U. x' q- ?% M1 a
•DSI，CSI（DisplaySerialInterface，CameraSerialInterface- \# ? _) U8 G& Q( o$ R. [9 v
3 G( m2 E& H5 h6 \; X •DSI定义了一个位于处理器和显示模组之间的高速串行接口。
2 f S# h6 a. g6 B( D" E% _& D& ^7 P
4 S( N& d4 f9 |4 G, e: |# R1 P •CSI定义了一个位于处理器和摄像模组之间的高速串行接口。2 ~) G5 }" q6 y6 @- Y+ i
# f' C3 h- q4 M! B/ C! L •D-PHY：提供DSI和CSI的物理层定义
& O2 p4 F( A8 u' m- ?
3 r# [/ Z4 W# L( | 2、DSI分层结构
; `; f" f" F: n5 {) `6 I4 Y y$ n$ a4 |
DSI分四层，对应D-PHY、DSI、DCS规范、分层结构图如下：
5 u( Q8 C6 m1 ~* e3 y9 Y! {4 y' ?# A5 {
• HY定义了传输媒介，输入/输出电路和和时钟和信号机制。: @/ R! q' b4 I0 B8 i% o
- z) I2 v0 d5 F5 A •LaneManagement层：发送和收集数据流到每条lane。
* [ E1 `+ D4 F _- d* L, }% O/ [# P6 {5 j' {6 E
•LowLevelProtocol层：定义了如何组帧和解析以及错误检测等。4 ?1 D7 y3 a1 z' i7 u
5 L& A+ @& Q1 i: g- z1 i, N •ApplicaTIon层：描述高层编码和解析数据流。
; {$ d* C5 n8 P8 m* h
/ u$ |8 z8 C4 J2 [# W+ H5 B# U 3、Command和Video模式
7 {6 ^" p) G5 _' O: Y2 U$ O& ?6 x9 r8 [9 {7 X- ^- c1 G
•DSI兼容的外设支持Command或Video操作模式，用哪个模式由外设的构架决定
! K7 b; C! Z( p1 G$ l
/ z! Q2 `2 l4 h( |- ?7 S! D •Command模式是指采用发送命令和数据到具有显示缓存的控制器。主机通过命令间接的控制外设。Command模式采用双向接口
% q- T. S$ Z" v1 M% E0 a) H. P U) z0 f% b; h5 s7 q: I
•Video模式是指从主机传输到外设采用时实象素流。这种模式只能以高速传输。为减少复杂性和节约成本，只采用Video模式的系统可能只有一个单向数据路径 |
; x; D! p! @, v1 d |
|
/1 
发表于 2019-3-11 11:02
收藏
淘帖
支持！
反对！