板级电源阻抗分析疑惑

linxiufeng2015

问题来自《cadence高速电路设计allegro Sigrity SI/PI/EMI设计指南》一书中的2.2.2章节。
1.通过仿真得到的波形切换到Z参数后显示的是主芯片的开路阻抗还是短路阻抗？
- u* I) {! Q: Q( b7 f2.开路阻抗或短路阻抗是怎么得到的？
/ o  J2 h5 T2 t3.为什么说VRM和BULK电容并联后输出阻抗再低频段呈现短路特性？
4.端口设置时是否只需设置主芯片的VCC端口即可？
: B& X7 w4 s( |. C& n, \+ a

gabbana0529

1. 看图就知道是开路. 没有放VRM. 低频阻抗很大
2. 开路就是没有电源时量到的阻抗. 短路就是有开电源量的.
6 ]( v% _+ W4 M3 \4 x3. 这句话就是你把电源打开的意思，电源打开量到的就是短路阻抗，没开电源量到的就是开路阻抗. 注意开路跟段路后半段图形是重合的，意思就是高频段的阻抗是由负载跟被动元件(电阻电容电感PCB走线)主导，由图可知低频段的阻抗是由电源VRM主导. 你在研究电源完整性主要都是看后半段. 调适不同被动元件对高频的影响. 你可以把时域电流用数学转换成频域表示. 高频阻抗高表示系统对瞬态抽载反应慢. 电压压降因此变化较大. 电压不稳就不能保证后端IC能正常工作。

yangjinxing521

好像要设置端口啥的。。。

蓝色的天口

+ u# V2 {1 c4 a/ J$ ]* D
; `# s: v  Z9 j111111111111

mggimg

应该是在VRM端加一个毫欧级别的电阻下地吧

lkmmmqfn2222

特地上线怒顶一下楼上。

frogwell

谢谢楼主分享！

Trunktren

为毛我出来了结果总是如上图所示，求解

Lee_G10D0

学习

xiuzhong200402

围观

wx87899102

您好，我现在也在学习《cadence高速电路设计allegro Sigrity SI/PI/EMI设计指南》这本书，看到你发的帖子有些问题想请教您，方便加我一下微信吗？15192499002谢谢

wx87899102

Trunktren 发表于 2019-4-28 00:35
; R0 s1 _/ u7 B5 V, M. J' [3 G/ e# ]为毛我出来了结果总是如上图所示，求解

) z- T9 i' |& @" \2 o( p7 m; K我仿真出来的结果也是这样，是不是哪里设置错了？你解决了没有？

Trunktren

Trunktren 发表于 2019-4-28 00:35
0 i. b0 U' Z- S0 p$ S; }+ F+ @! L为毛我出来了结果总是如上图所示，求解

看的参数有问题，图中邮件，点击有X,Y什么什么得那个选项。

anguchou

:):)

webXZ

gabbana0529 发表于 2019-3-27 17:41
1. 看图就知道是开路. 没有放VRM. 低频阻抗很大
; v6 L8 ^; `2 O7 h  e3 B1 v+ w2. 开路就是没有电源时量到的阻抗. 短路就是有开电源量的. ...

怎么把电源打开啊
( s/ \5 E' r) V) e. W