DRC时出现以下错误

elmma

Checking for Invalid References
ERROR [DRC0026]   This reference has already been assigned to a different package type. U2:  SCHEMATIC1, EP2C20 BANK1 AND BANK2  (4.00, 2.10)
+ ?+ W# V: ?5 u1 ~ERROR [DRC0026]   This reference has already been assigned to a different package type. U2:  SCHEMATIC1, EP2C20 BANK1 AND BANK2  (9.70, 2.00)
/ ]4 A+ m: J( e" r5 f6 h& U6 t; kERROR [DRC0026]   This reference has already been assigned to a different package type. U2:  SCHEMATIC1, EP2C20 BANK3 AND BANK4  (9.80, 2.10)
ERROR [DRC0026]   This reference has already been assigned to a different package type. U2:  SCHEMATIC1, EP2C20 BANK3 AND BANK4  (4.40, 2.10)
0 A" q2 H5 ]) b; gERROR [DRC0026]   This reference has already been assigned to a different package type. U2:  SCHEMATIC1, EP2C20 BANK5 AND BANK6  (2.60, 2.30)
ERROR [DRC0026]   This reference has already been assigned to a different package type. U2:  SCHEMATIC1, EP2C20 BANK5 AND BANK6  (8.00, 2.30)
; X1 `3 B% Q, ?$ z! mERROR [DRC0026]   This reference has already been assigned to a different package type. U2:  SCHEMATIC1, EP2C20 POWER AND CONFIG  (2.30, 1.40)
ERROR [DRC0026]   This reference has already been assigned to a different package type. U2:  SCHEMATIC1, EP2C20 POWER AND CONFIG  (4.40, 6.40)
我调用元件的时候操作方法一样,但只有BANK7 AND BANK8 没有报错,其余几个都报错了.
还有就是我在多页原理图中使用分层端口符号，结果报错：
ERROR [DRC0003]   Port has a type which is inconsistent with other ports on the net DRAM_CKE:  SCHEMATIC1, EP2C20 BANK1 AND BANK2  (2.70, 4.80)
4 U  q; v2 v/ N: J我是在一个电路图上设置端口为output，另一个图上则为input，结果就产生上面的错误，改成一致的就没问题了，但我不明白的是，从原理上说不是一个input，一个output才连接正常吗？为什么都是input或output才可以？我看网上下载的原理图也是一个input,一个output?
8 p1 E9 |. Z4 O' u) ]6 O( ?' q不知道怎么办了
请教大家怎么修改啊.谢谢了

# W% ]7 w& y& y$ l& p2 z[ 本帖最后由 elmma 于 2008-3-2 13:36 编辑 ]

jason

上传个原理图看一下!

elmma

上传的原理图,.我现在把端口都改成一样的

elmma

知道的麻烦给点意见,折腾好久了,一点头绪都没.
谢谢啦

numbdemon

原理图问题比较多，这里只回答有关DRC错误的原因
你自己把所有U2的part都看一下， 原理图中U2各个部分调用的source package不一样，有的是"EP2C20_31"有的是"EP2C20_29"等等，也就是说根本就不是同一个元件。再画一遍吧
8 b8 H% K/ `! U
, q6 z4 N4 B# O4 ^* v/ S: L另一个问题是关于Port， 请牢记:
port只针对层次式原理图才有意义，在平坦式原理图中出现port虽然不影响电气连接(事实上也没有错)，但是DRC肯定有问题。像你说的两端口都改成input才能避免DRC标记，但是理论上又说不过去。
建议平坦式电路图都使用offpage connector作不同页面之间连接，这样才不会DRC出错，input/ouput类型也能匹配
" @8 f5 O2 ]1 b  H0 c" u( u3 A, E5 u最后一句，尽管你图上port有问题，但是不影响电气连接，也就是不影响网表，不影响layout。所以，就睁一支眼、闭一只眼就当没看到吧

1 e) M7 g; Z2 d8 t# t( g" Z# B* ~[ 本帖最后由 numbdemon 于 2008-3-3 13:43 编辑 ]

elmma

我之前也是一样调用的,奇怪啊.现在我重新画了一遍后就好了.
谢谢版主,原来看那个就知道是不是用的同一个元件.晕.我都不知道.

Allen

还是numbdemon版主经验多啊。

wanghf

我用capture cis 画的层次式原理图，结果也出现了上面的问题，可是我没有把元件分成多个部分，不存在调用的问题呀。请您帮我看看到底是怎么回事呀？这个图的DRC这么我好几天了。
! A8 z& V0 G  h1 s$ Q( [您有邮箱吗？我把设计发给您。多谢了。