|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
国外工业级设计的12层板5片DDR2的PCB文件分享
! c# x" V/ @6 P手头上有个比较复杂的工业级PCB，是72位（64bit+8bitECC）的DDR2layout设计，决定公开给大家，该板整体通过了严格的JEDEC测试（时序，眼图等等），是一款成熟和稳定的方案，可供大家设计参考。6 L, p$ Z5 W3 E& r# l, u
" n1 H3 Z, n' p8 Z* y为了保护知识产权，我省略了无关DDR2的部分，请见谅！- T. j) k( c# B( z
该板大概3,4年前做的，我是其中的一个设计者，见证了标准化设计的过程：! ^* ^" P- A" C. T7 a; N- C3 e! a8 y- h
1. 原理图设计的时候，用hyperlynx linesim仿真DDR2内存的不同拓扑结构的信号完整性，以确定layout的拓扑结构和阻尼电阻，终结电阻电容的value;) g' S% y8 ^4 J- L( D1 ]' Z: c& e; S4 `2 i3 N( m
2. 仿真确定vtt island的位置；! M3 R& P. U+ A1 E7 I8 M1 V
. u2 P9 ^4 W1 y6 O$ H' {& d7 J- F3. layout的顺序是从RAM往CPU方向走，先走地址控制线，然后走数据线，最后走时钟；- h" N6 i8 R' t- \ h8 s7 p6 E! {$ W; }- P5 |- i8 G+ ?+ I. w4 [
4. DDR走完后要尽快boardsim仿真，顺序是：信号完整性仿真，DDRx batch时序仿真，PI电源完整性仿真。- R; N U+ B# a$ y. S
5. 如果boardsim仿真结果不理想，可以抽取某个信号转为Linesim仿真，以达到最理想的值。8 A/ n& S# Y- j& X+ I
通过这样的设计流程，该板的DDR2部分一次性layout就通过了JEDEC的所有测试，作为公司样板性设计的典范。; e6 }2 g, x1 Y
( w) W: B$ z" V c5 {, h" P
( m8 E0 m: g7 d4 { |
|
/1 
发表于 2019-4-28 19:00
收藏
淘帖
支持！
反对！
