转——一个硬件工程师做完又一个FPGA项目后的感言

理论的 · 发表于 2021-6-4 16:54

后面的内容看不到

gnc02826 · 发表于 2021-6-7 09:04

感谢分享，多多学习

匡扶黄州 · 发表于 2021-6-7 10:30

谢谢分享~

gogogo冲冲冲 · 发表于 2021-6-7 11:54

要查看本帖隐藏内容

lim112233 · 发表于 2021-6-7 13:44

学习学习

hdu_dk · 发表于 2021-6-7 18:02

学习学习学习学习学习学习学习学习学习

wms · 发表于 2021-6-8 16:41

如果对转换后的原理图进行修正得整个原理图从头到尾彻底检查一遍，这个工作量以及存在的风险对于我们layout工程师和硬件工程师来说可能都不太现实，如果能将AD或Power Logic原理图产生的网表转成Allegro格式的网表，那就能导入Allegro里面设计了，就不需要转换原理图了，省事又省时，这是最为简单方便又靠谱的方法了。9 d/ I

wangwy · 发表于 2021-6-16 04:16

需要回复才能看实在不合理

philips · 发表于 2021-6-16 09:26

啥感言？啥感言？

gaohongbin · 发表于 2021-6-16 11:51

11111111111111111111111

zhangfang · 发表于 2021-6-18 06:45

看看

花花牛我最花 · 发表于 2021-9-14 15:53

瞅一眼

ysgougou · 发表于 2021-9-15 14:16

回复看看，所谓的感言

q493929314 · 发表于 2021-9-18 10:48

感谢分享1!!!!!!!!!!!!!!!!!!!!!!!!!!!!!

没有星星的夜空 · 发表于 2021-9-18 17:11

正在考虑硬件转FPGA

帐号		自动登录	找回密码
密码			注册

转——一个硬件工程师做完又一个FPGA项目后的感言

浏览过的版块

推荐内容 /1