如何设计一个选通脉冲串又不会截短脉冲的电路

House

如何设计一个选通脉冲串又不会截短脉冲的电路

1 ]4 D: q3 h1 n1 _$ {( \
( e& a/ f- F9 G5 ~& {2 J  b4 @$ C要想从一个连续的时钟源选通一个完整的时钟脉冲序列而又不改变脉冲的持续时间和数量，不是一件容易的事情。在大多数情况下，简单的与门会有问题，见图1。
' z5 B3 x. e3 ]0 k( @
; R3 K$ Z# |" r- E6 [4 C1 e) F+ P
  u3 o- o" j* s9 q- g" M# \7 E只要异步选通信号E是高电平，时钟脉冲就会通过与门。哪怕丢失或失真一个脉冲都会很关键，那么简单的与门就不合适了—由于时钟和E之间缺少同步，脉冲串中的第一个和最后一个脉冲经常会失真（比正常脉冲短）。
( L6 g% h( i% C

" G7 [# q# Q( G* C( g图1：两种选通脉冲串的方法，一种是使用选通信号E和与门（Y输出），一种是量化器（蓝色）。

, H% s1 j9 O+ \2 d. c2 F( \0 E本设计实例展示了一种用于综合异步选通电路的数学方法，这种电路可以在不改变脉冲宽度的条件下，从时钟信号中选通一个精确的脉冲串。这种电路被称为量化器。

7 U8 |, t4 p. o4 P& ]0 O7 P
根据量化器的工作原理做一个状态转换表（图2）。
3 w: |+ B3 ]  B. P
( d$ {: p: I4 M: ~9 c% Q
, O! D" a" d9 j, P; E6 B
图2：异步有限状态机（FSM）转换主表，其中1，2，3，4，5，6，7带圈的数字是稳定FSM状态号（G是时钟输入）。


图3：根据Mealy（左）和Moore（右）状态机做出的最终表格对。
7 g! u7 u5 C/ L3 d
4 j) j9 \& ^* O3 o1 L  v( N: B4 s借助图2并根据Mealy和Moore状态机可以做出最终的表格对（图3）。图中：

+ o' J. N0 f8 x& U& VMC1：2-5-6-7和MC2：1-3-4是最大兼容集（根据Mealy状态机）；

MC1：5-7、MC2：1-2-6和MC3：1-3-4是最大兼容集（根据Moore状态机）。
* j) ~; w" O, }

从图3可以看到，Moore状态机的总覆盖率要求更大数量的最大兼容子集，也就是更糟糕。另一方面，第一个状态可以是MC2集和MC3集的一个部分，它代表了用于额外电路优化的机会。但无需进一步考虑这个问题。

" X; }4 I4 Z8 Y( J5 b  `  M
% ?* D9 n# s, {1 g2 e6 @8 C5 y# n现在就很容易画出压缩的状态转换表，并为Z编码的内存单元和输出选通信号Y画出卡诺-维奇图（图4）。


  M+ a! I3 ?* C
图4：卡诺-维奇图
; @# c, g' |' ~" s, h
' [3 t; [4 x5 j& |9 n6 ~: ^根据卡诺-维奇图，为综合出来的电路写下逻辑公式：
5 T; h/ y& k/ p4 g2 m
从这个公式可以看出，其中针对z+的最小项[E●z]不是多余的。它在最小项[G●E]和[G●z]之间扮演着反竞争桥的重要角色，可以消除G的所有边沿处的连续竞争。
0 j4 a* a2 Q( J8 \( x

# y6 D1 V* m8 @- `9 v. A式中：E=异步选通信号的反向输入；

- b% E* o2 p6 s2 i5 mG＝时钟；

& o# E+ m2 W, t* c' MY＝量化器输出。


7 b; ?8 x. a# ?& ~还可以增加一些额外的功能，比如FLAG.当FLAG是低电平时，脉冲串中的第一个脉冲不会被剪切掉，而是合并进脉冲串并且不会影响其宽度。当FLAG是高电平时，第一个脉冲被切掉，并排除在脉冲串以外。FLAG状态应保持不变直到下一个选通脉冲，因此设备有足够的时间来读取它，并用于进一步处理。

) T0 O9 d: Y, o3 s

relchhiclty

谢谢分享