|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
串行接口常用于芯片至芯片和电路板至电路板之间的数据传输。随着系统带宽不断增加至多吉比特范围，并行接口已经被高速串行链接，或SERDES （串化器/ 解串器）所取代。起初， SERDES 是独立的ASSP 或ASIC 器件。在过去几年中已经看到有内置SERDES 的FPGA 器件系列，但多见于高端FPGA芯片中，而且价格昂贵。
7 `4 z; m1 d- ^% U, n
4 b8 Z3 o z ~& i; Q* P q 本方案是以CME最新的低功耗系列FPGA的HR03为平台，实现8/10b的SerDes接口，包括SERDES收发单元，通过完全数字化的方法实现SERDES的CDR（Clock Data Recovery，时钟数据恢复），完成100~200Mhz的板间SERDES单通道通信，该SERDES接口方案具有成本低、灵活性高、研发周期短等特点。
) ~& ?. D6 w6 Z
6 @" X( w; Z) _7 y- |8 | N7 n, _ 1 硬件接口：
: c" I8 ^ w. b7 G- C1 z7 Y' a
! L6 n+ t$ d) f$ y0 [* n' F- M4 I7 k, x/ j( L, O! w
% ], r2 s& Z" L& {
- R: T" X: I5 G5 E' @
5 s R9 J$ M9 v, ^ |
|
/1 
发表于 2019-7-15 15:45
收藏
淘帖
支持！
反对！
