TA的每日心情 | 开心
2019-11-20 15:00 |
|---|
签到天数: 2 天 [LV.1]初来乍到
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
1 ?% r5 ^# i: K4 }* Y: u/ I
PCB布局的关键！大神教你一次搞定开关电源PCB布局 1 @ s0 R0 a( L# t3 [
【导读】区分一个开关电源设计好坏的关键之一就在于能否实现良好的PCB布局，本文讲解了设计高频开关电源时的几个关键布局技巧，并通过实例进行分析，教大家如何在第一次设计中就实现良好PCB布局。; w; r* L, M1 i% |4 H
$ t. c- l5 I3 X$ v# R
目前的交换式稳压器和电源设计更精巧、性能也更强大，但其面临的挑战之一，在于不断加速的开关频率使得PCB设计更加困难。PCB布局正成为区分一个开关电源设计好坏的分水岭。本文将就如何在第一次就实现良好PCB布局提出建议。
/ c: ~* q$ c0 u! q3 @
! m5 }4 K) J9 m+ C+ A0 `以一个将24V降为3.3V的3A交换式稳压器为例。乍看之下，一个10W稳压器不会太困难，所以设计师通常会忍不住直接进入建构阶段。! w2 W% k( Y3 `7 ~) @* ]
8 r2 {! S2 |! e不过，在采用像美国国家半导体的Webench等设计软件后，我们可观察该构想实际上会遭遇哪些问题。输入上述要求后，Webench会选出该公司‘SimplerSwitcher’系列的LM25576(一款包括3AFET的42V输入组件)。它采用的是带散热垫的TSSOP-20封装。
0 z* a2 I: J2 x& k) n) r$ m* m6 E. K8 r' t
Webench选项包括对体积或效率的设计最佳化，这些均为单一选项。即高效率要求低开关频率(降低FET内的开关损耗)。因此需要大容量的电感和电容，因而需更大PCB空间。
1 M% n! o+ x! N
* f& U: U/ }/ P7 e& q注意：最高效率是84%，且此最高效率是当输入-输出间的压差很低时实现的。此例中，输入/输出比率大于7。一般情况，用两个级降低级-级比率，但透过两个稳压器得到的效率不会更好。7 l |/ A9 v/ j8 e& r( N( Q% i, {$ c$ _
( I$ r/ R. H# Y* m6 N N+ O
接着，我们选择最小PCB面积的最高开关频率。高开关频率最可能在布局方面产生问题。随后Webench产生包含所有主动和被动组件的电路图。$ ~" B% X& U5 \0 f. m$ n" ^
7 ~0 E* P+ L8 M3 @0 I
电路设计; J C! p: L* W6 }, d, ?4 u( l
/ \. l3 ?) P% u6 i* P# D
参考图1的电流通路：把FET在导通状态下流经的通路标记为红色；把FET在关断状态下的回路标记为绿色。我们观察到两种不同情况：两种颜色区域和仅一种颜色的区域。我们必须特别关注后一种情况，因为此时电流在零以及满量程电压间交替变化。这些均为高di/dt区域。' K+ O2 o; c7 \9 u
2 F% s0 }3 A# \7 R! D
![]() % o4 n; S/ D2 C" h% k
图1：电路设计
9 d6 ^; \, `3 p+ i |
|
/1 
发表于 2019-7-18 10:24
收藏
淘帖
支持！
反对！