FPGA中DDR的使用（一）—— PAL--DDR2---PAL（下）

mytomorrow · 发表于 2019-8-22 16:21

您需要登录才可以下载或查看，没有帐号？注册

x

三、输入视频处理模块

3.1 主要流程

主要功能包括：
　　1 PAL数据 => 16bit fifo => 64bit fifo
　　2 控制DDR操作将64bit fifo中的数据写入DDR

游客，如果您要查看本帖隐藏内容请回复

kinidrily · 发表于 2019-8-22 18:49

学习学习

wu68aq · 发表于 2019-8-22 18:53

谢谢楼主分享。

whb565938 · 发表于 2021-1-27 15:43

看看

yaoxiao0302 · 发表于 2023-5-31 09:42

学习，感谢.............

帐号		自动登录	找回密码
密码			注册

推荐内容 /1