找回密码
 注册
查看: 2754|回复: 11
打印 上一主题 下一主题

allegro每次导网表后原来设置好的差分对就混乱了,怎么解决

[复制链接]
  • TA的每日心情
    郁闷
    2020-5-8 15:15
  • 签到天数: 1 天

    [LV.1]初来乍到

    跳转到指定楼层
    1#
    发表于 2019-9-20 09:37 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

    EDA365欢迎您登录!

    您需要 登录 才可以下载或查看,没有帐号?注册

    x
    allegro每次导网表后原来设置好的差分对就混乱了,怎么解决# _' g  J; f; r8 v. L, i6 L! L! B
  • TA的每日心情
    开心
    2025-5-5 15:22
  • 签到天数: 302 天

    [LV.8]以坛为家I

    推荐
    发表于 2024-5-2 11:35 | 只看该作者
    聽原廠說如果原理圖設置規則了就無法取消那功能,除非開一個新的檔案複製過去,即使把那規則清掉了,那如果Ignore Electrical constraints沒勾上,Layout 又設定了rule ,吃網表後則layout這邊的rule 就會被原理圖那邊覆蓋也就是被清掉了.

    该用户从未签到

    推荐
    发表于 2019-9-20 12:05 | 只看该作者
    导出网表示设置下,红圈打钩就ok

    微信图片_20190920120512.png (52.19 KB, 下载次数: 5)

    微信图片_20190920120512.png

    评分

    参与人数 1威望 +5 收起 理由
    admin + 5 EDA365有你更精彩!

    查看全部评分

    该用户从未签到

    4#
    发表于 2019-9-20 10:54 | 只看该作者
    是因为在原理图中带了规则,在导出第一方网表的时候,有个setup,点进去,勾选时ignore electical constraints。然后出网表后,就没有了

    点评

    原理图里面怎么设置的差分对  详情 回复 发表于 2019-9-20 15:03

    评分

    参与人数 1威望 +5 收起 理由
    admin + 5 EDA365有你更精彩!

    查看全部评分

  • TA的每日心情
    开心
    2023-5-10 15:19
  • 签到天数: 120 天

    [LV.7]常住居民III

    5#
    发表于 2019-9-20 10:54 | 只看该作者
    我也遇到这个问题,没有解决,不过我的更绝,他不是固定的,有时就这几组差分没有了,有时就那几组差分没有了。害的我都不敢随意导网表了。事先原理图先审查几遍。

    评分

    参与人数 1威望 +2 收起 理由
    admin + 2 EDA365有你更精彩!

    查看全部评分

  • TA的每日心情
    郁闷
    2020-5-8 15:15
  • 签到天数: 1 天

    [LV.1]初来乍到

    6#
     楼主| 发表于 2019-9-20 15:03 | 只看该作者
    虫虫麻麻 发表于 2019-9-20 10:54
    6 N1 D: g; P9 B6 {4 g是因为在原理图中带了规则,在导出第一方网表的时候,有个setup,点进去,勾选时ignore electical constrai ...
    9 D/ P' d1 c& r; {
    原理图里面怎么设置的差分对2 F& V$ T4 G# v8 W% y! S

    点评

    刚请教了下硬件,原理图中不做设置,所以额,我也不清楚多出来的规则咋来的,但是按照上面的办法,是可以解决这个问题的。  详情 回复 发表于 2019-9-20 16:15

    该用户从未签到

    7#
    发表于 2019-9-20 16:15 | 只看该作者
    hongzhuang 发表于 2019-9-20 15:03. f) D1 Y7 z7 o1 L$ ], S
    原理图里面怎么设置的差分对
    , o& [  P, L8 y1 ?) ?
    刚请教了下硬件,原理图中不做设置,所以额,我也不清楚多出来的规则咋来的,但是按照上面的办法,是可以解决这个问题的。

    点评

    请教下 你有没有遇到过这种现象:硬件画完原理图后,setup里把Ignore Electrical constraints这个选项勾上,再发出来给layout,生成网表时,这里又没勾选上。 有时候感觉挺纳闷的,以前生成网表都不勾选 不见规则  详情 回复 发表于 2024-4-30 11:11

    该用户从未签到

    8#
    发表于 2019-9-20 20:24 | 只看该作者
    在setup里面  吧忽略电气规则勾上就好

    评分

    参与人数 1威望 +3 收起 理由
    admin + 3 EDA365有你更精彩!

    查看全部评分

    该用户从未签到

    9#
    发表于 2019-10-18 21:51 | 只看该作者
    我怎么看不到图片啊

    “来自电巢APP”

    该用户从未签到

    10#
    发表于 2019-10-19 00:48 | 只看该作者

    该用户从未签到

    11#
    发表于 2024-4-30 11:11 | 只看该作者
    虫虫麻麻 发表于 2019-9-20 16:15
    8 w; L. b2 O& M* h) U刚请教了下硬件,原理图中不做设置,所以额,我也不清楚多出来的规则咋来的,但是按照上面的办法,是可以 ...
    7 Y* J$ c+ y( E; H
    请教下  你有没有遇到过这种现象:硬件画完原理图后,setup里把Ignore Electrical constraints这个选项勾上,再发出来给layout,生成网表时,这里又没勾选上。
    , O1 R/ X% l) }7 w; {1 N4 k有时候感觉挺纳闷的,以前生成网表都不勾选  不见规则丢失,最近不勾选就不行了。
      W* Z2 l) J- w/ l7 ^! p
  • TA的每日心情
    慵懒
    2025-1-9 15:46
  • 签到天数: 75 天

    [LV.6]常住居民II

    12#
    发表于 2024-5-8 11:28 | 只看该作者
    以前碰到过这个问题,没有解决……勾选了也不行……
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-5-24 03:27 , Processed in 0.093750 second(s), 28 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表