PCB电磁兼容检查表，还有没补充的啊

xuruting1990

: X; i, g& `5 E% l& c) ^检查要素                检查结果        备注
( ]& ]. A2 E# u选材与层叠设置        PCB层叠设计是否满足阻抗控制要求               
        PCB设计的材料是否满足信号速率及应用场合的要求               
        层叠是否方便生产及做到叠层结构对称               
与电源、地平面相关事项        电源平面相对相邻地平面内缩（建议内缩20H）               
        关键布线层是否与地平面相邻，优选两地平面之间               
        电源、地平面分割是否合理               
        布线层在相邻平面层的投影在完整的同一分割平面区域内               
5 z5 @" h3 J2 `& e( |1 B' r) _        主电源平面做到与对应地平面相邻及间距尽量小               
        元件面的相邻平面是否为地平面               
        尽量避免密集过孔、反焊盘等导致的参考平面缝隙长度过长               
电容相关检查        电流变化较大的区域放合适的电容，如电流较大的BGA下方需放电容               
        高速信号PCB电容的设计是否合理（可以通过PI仿真确认电容的容值、数量及位置）               
        滤波电容的电源、地做到电感最小               
1 N- J* y4 k4 O7 J        在单、双面PCB中，滤波电容的走线先经滤波电容滤波，再到器件电源引脚               
        在单、双面PCB中，如果电源线及其回路线相距很长，可在两线间增加高频滤波电容               
3 T  y  u& |( u, Z7 B/ }布局检查        PCB整体布局参照原理功能框图，按信号流向布局               
/ L$ w( ]+ Q/ V0 O( R3 B9 Z        敏感性器件要远离PCB板边摆放               
        电源模块、滤波器、电源防护器件靠近电源的入口放置，保证电源的输入线最短，电源的输入走线互不交叉               
        接口处用信号的滤波、防护、隔离等器件靠近接口处的连接器放置，放置原则是先防护、后滤波               
, H$ i& h* ?! Y, Z        对EMI敏感器件及PLL电路需要隔离或远离辐射源放置               
  Q( \1 z) t+ I* Z        时钟电路拓扑可以通过仿真确认               
4 E, Q2 [" T% ]( j( L        晶体、晶振、继电器、开关电源等强辐射器件或敏感器件与PCB拉手条、连接器的边缘距离足够，数字电路与模拟电路、高速电路与低速电路是否分开布局               
- _( X) u( i3 q6 \2 S; F+ D8 j        多种模块电路在同一PCB上放置时，数字电路与模拟电路、高速电路与低速电路是否分开布局               
6 _+ L3 T+ o% U        高速电路靠近相应的板边连接器放置时，做到速率高的走线尽量短，可按高、中、低速电路距板边连接器是否由近及远依次排布               
6 q! C- l0 h( _, G$ X        接口滤波器件（如磁珠、接口变压器、模/数、数/模等器件）的输入、输出不跨分割区               

xuruting1990

布线检查	走线短，间距宽，过孔少，无环路，回路面积小，无悬挂线	3 F4 l# \  d5 b& s5 |( H- h
	无直角，对关键信号线优先采用圆弧倒角	! P7 _3 `. c$ O6 }" ?( a+ y6 h
	相邻层信号走线互相垂直或相邻层的关键信号尽量平行布线
	走线线宽无跳变或设计做到尽量满足阻抗一致
	电源及与对应地构成的回路面积小
	共用一个电源、地过孔的引脚数目尽量少
	屏蔽地线接地过孔间距与波长相关
	电流大于等于1A的电源所用的表贴保险丝、磁珠、电感、钽电容的焊表是否不少于两个过孔接到相应电源平面	8 \" d3 d% S" q- R. o3 v4 H
	差分信号线对是否同层、等长、并行走线，保持阻抗一致	# M0 W  G: T4 |2 ]
	时钟等关键信号线是否布内层（优先考虑优选布线层），并加屏蔽地线或与其他布线间距满足3W原则	. c  f: `4 ]' v0 U+ i! H
	时钟等关键信号线的过孔数目尽量少
	关键信号走线避免过分割区（包括过孔、焊盘导致的参考平面缝隙）	# A  d0 q. I, l- l4 S
	电源滤波器输入线下避免出现其他信号布线
	对于金属外壳接地的元件，是否在其投影区的PCB顶层上铺接地铜箔，并在相应区域开阻焊窗
	数、模电路之间，高、低频电路之间，高、低速电路之间布线互不交叉、跨越	1 Y( z" D/ u& L2 a1 b
单、双面PCB检查项	如没有足够的空间设计成整块铜，则需要设计成网格状
	关键信号线是否有回流地线，且回路面积小
	去耦电容、屏蔽地线是否接本器件的地电源，地之间的回路面积是否尽可能小	- y" p6 \7 h7 C+ I2 A7 T

/ N7 P  Y: V/ @& G/ l8 z( v/ T/ \