找回密码
 注册
关于网站域名变更的通知
查看: 676|回复: 10
打印 上一主题 下一主题

请教关于PCIE的设计问题

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-11-29 16:07 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
各位大佬,
1 y6 D; B# ]) h3 }想在板子上加一个PCIe转网口的芯片LAN7430。不想通过插槽金手指的方式,% q. [/ Q' |, c) h$ Q
直接在板上布线连线,可以吗?
8 o4 D" x4 f3 f+ U0 ?# u# l3 }有什么需要注意的吗?
' g9 \6 O5 O" \* y多谢~8 {) x9 Z$ D7 r7 _, _% @3 V

该用户从未签到

2#
 楼主| 发表于 2019-11-30 11:58 | 只看该作者
有没有大神能来科普一下吗

该用户从未签到

3#
发表于 2019-11-30 19:29 | 只看该作者
可以,参考datasheet

该用户从未签到

4#
发表于 2019-12-1 12:15 | 只看该作者
注意信号交叉,直接和板子上的Pcie信号接起来就好了

“来自电巢APP”

该用户从未签到

7#
发表于 2019-12-4 17:29 | 只看该作者
直接连就好了啊 可以的

“来自电巢APP”

该用户从未签到

8#
发表于 2019-12-5 06:45 | 只看该作者
可以的,要注意尽量不要打孔,长度尽量短,布局就按照差分对的方式来对待

点评

哇,感谢大神回复,我其实更想知道,我是否需要在发送端和接收端分别加上电容。比如,像我这样ok吗。 [attachimg]241767[/attachimg]  详情 回复 发表于 2020-1-14 23:13

该用户从未签到

9#
 楼主| 发表于 2020-1-14 23:13 | 只看该作者
Kileo 发表于 2019-12-5 06:45' q0 k4 a+ u3 \$ R( @5 @1 x6 O* c; c
可以的,要注意尽量不要打孔,长度尽量短,布局就按照差分对的方式来对待
# d0 G0 D4 p% Q" P" P3 o0 p
哇,感谢大神回复,我其实更想知道,我是否需要在发送端和接收端分别加上电容。比如,像我这样ok吗。0 e( @' E# I) r$ h" T

9 i* D; A- H, S& W3 K$ S ' g6 [: T8 h' W& H; U4 F& S
, S! C& |- R( h& z% \0 O0 G
  • TA的每日心情
    郁闷
    2020-2-10 15:16
  • 签到天数: 5 天

    [LV.2]偶尔看看I

    10#
    发表于 2020-1-15 00:06 | 只看该作者
    可以啊,首先看你的PCIe速度,不同速度,阻抗要求不同,要进行阻抗控制;其次差分信号的等长处理,组内等长,组间等长;再有就是参考地,最好整层铺地做为参考地;差不多就这些。
  • TA的每日心情
    郁闷
    2020-2-10 15:16
  • 签到天数: 5 天

    [LV.2]偶尔看看I

    11#
    发表于 2020-1-15 00:10 | 只看该作者
    还有,需要匹配电容,在靠近TX端加电容,注意TX和RX交叉连接,你这样加电容是OK的,容值PCIe速度不同容值不同,0.1UF是可以的,电容最好使用0402封装的,注意REST信号也是需要接过去的。
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-6-30 06:37 , Processed in 0.093750 second(s), 30 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表