完整性

edaedaedaedaeda

信号完整性、电源完整性都是针对数字信号而言的吗？
7 F$ D3 d8 M3 g: [* y) D. e
0 N( S9 W6 x! |

wolfshh

对的,一般都是针对数字信号的.

522

不一定

topwon

关键是高速信号，而且更准确地说，是信号上升下降变化速率。比如，一个周期为10KHz的PWM信号，频率是比较低的，但是其脉冲上升速度特别快，小于1ns了，也要考虑按高速信号来设计，或者想办法减缓信号变化速度（简单点就是加阻容，目的是让上升速度变慢，体现为高频谐波分量降低，起了滤波作用）。

topwon

摘抄自网络：

高速信号的确定

　　上面我们定义了传输线效应发生的前提条件，但是如何得知线延时是否大于1/2驱动端的信号上升时间？ 一般地，信号上升时间的典型值可通过器件手册给出，而信号的传播时间在PCB设计中由实际布线长度决定。下图为信号上升时间和允许的布线长度(延时)的对应关系。
　　PCB 板上每单位英寸的延时为 0.167ns.。但是，如果过孔多，器件管脚多，网线上设置的约束多，延时将增大。通常高速逻辑器件的信号上升时间大约为0.2ns。如果板上有GaAs芯片，则最大布线长度为7.62mm。
　　设Tr 为信号上升时间， Tpd 为信号线传播延时。如果Tr≥4Tpd，信号落在安全区域。如果2Tpd≥Tr≥4Tpd，信号落在不确定区域。如果Tr≤2Tpd，信号落在问题区域。对于落在不确定区域及问题区域的信号，应该使用高速布线方法

蹦蹦

是的

edaedaedaedaeda

了解，长知识。

anguchou

:):):)

Bill0000

xuexixuexi