关于网站域名变更的通知

EDA365电子论坛网»电子社区 › EDA工具&PCB设计 › Cadence Allegro论坛 › DDR4的地址线分段阻抗控制的问题

发新帖

查看: 1579|回复: 2

上一主题

下一主题

DDR4的地址线分段阻抗控制的问题

该用户从未签到

电梯直达

跳转到指定楼层

1^#

发表于 2019-12-25 11:35 | 只看该作者 |只看大图回帖奖励

回帖奖励

|倒序浏览 |阅读模式

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

有谁能帮忙解释DDR4的地址线
为什么要控制分段阻抗
一会50，一会40，一会50？

收藏0 淘帖0 支持！0 反对！0

下载资料威望不够？点击查看获取威望的N种方法>>

回复

EDA365微信号及QQ群号！

TA的每日心情

	开心 2024-2-21 15:59

签到天数: 313 天

[LV.8]以坛为家I

2^#

发表于 2019-12-25 13:19 | 只看该作者

L1就是传说中的容性补偿

下载资料威望不够？点击查看获取威望的N种方法>>

回复支持反对

该用户从未签到

3^#

发表于 2019-12-29 20:08 | 只看该作者

不错

“来自电巢APP”

下载资料威望不够？点击查看获取威望的N种方法>>

回复支持反对

发新帖

推荐内容 /1

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-6-17 04:49 , Processed in 0.062500 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表