TA的每日心情 | 怒
2019-11-26 15:20 |
|---|
签到天数: 1 天 [LV.1]初来乍到
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
摘要:本文介绍了使用cadence APD 完成一款SIP芯片BGA封装的设计流程。结合
% T7 V3 a& ^& W) KCadenceAPD在BGA封装设计方面的强大功能，以图文并茂、实际设计为例说明Cadence! L7 l* L# o6 R8 L# @7 L- y6 K0 J
APD完成包含-块基带芯片和一块RP芯片的BGA封装的设计方法和设计流程。该设计方
) F! e0 R% C s) j, H) Z, ^法对于SIP封装设计、加速设计周期、降低开发成本具有直接的指导价值。
& L# W, f% b K6 d# x# I关键词: Cadence APD、 SIP 设计、BGA 封装设计& p: @1 p% k( y3 n
1引言
/ \0 Y! C. g% N$ r1 ^随着通讯和消费类电子的飞速发展，电子产品、特别是便携式产品不断向小) l. x3 K6 D7 ~! }( z
型化和多功能化发展，对集成电路产品提出了新的要求，更加注重多功能、高集
* a8 E5 \6 W! ]4 J( X+ G成度、高性能、轻量化、高可靠性和低成本。而产品的快速更新换代，使得研发
9 D7 I+ m. C, Y* l# P A周期的缩短也越来越重要，更快的进入市场也就意味着更多的利润。微电子封装* F7 R( p+ [: K& m
对集成电路(IC) 产品的体积、性能、可靠性质量、成本等都有重要影响，IC
4 A2 c0 A) _. _) ?& ~, w0 M; `成本的40%是用于封装的，而产品失效率中超过25%的失效因素源自封装，封
# s" }8 w/ A4 o! V/ R+ l" {装已成为研发新一代电子系统的关键环节及制约因素(图1.1)。系统封装(SiP)) X$ Q& |* s# T& x2 ]
具有高密度封装、多功能化设计、较短的市场进入时间以及更低的开发成本等优
, x2 o: l8 g% i7 c# h/ r4 C5 y, e势，得到了越来越多的关注。国际上大的封装厂商如ASE、 Amkor、 ASAT和( T# b; S# ?5 q; ^. b
Starchips等都已经推出了自己的SIP产品。
y* s- W# C$ i H, L* E! z- x( {( V+ V# d5 N9 ?2 \# N
, @4 U0 e0 d6 {) F' ^ |
|
[复制链接]
/1 
发表于 2019-12-27 10:14
收藏
淘帖
支持！
反对！
发表于 2020-1-2 22:36
这都要隐藏啊……