TA的每日心情 | 怒 2019-11-26 15:20 |
---|
签到天数: 1 天 [LV.1]初来乍到
|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
摘要:本文介绍了使用cadence APD 完成一款SIP芯片BGA封装的设计流程。结合
5 G, @! w* r( ]+ r' K+ kCadenceAPD在BGA封装设计方面的强大功能,以图文并茂、实际设计为例说明Cadence% p- V' G* n/ l$ d5 t8 T
APD完成包含-块基带芯片和一块RP芯片的BGA封装的设计方法和设计流程。该设计方
/ ^: F! C+ [& l1 r+ P) }) f$ `法对于SIP封装设计、加速设计周期、降低开发成本具有直接的指导价值。2 z! o8 r# x& U& k8 g
关键词: Cadence APD、 SIP 设计、BGA 封装设计! `0 e' n4 n4 g
1引言% h% |9 _9 J! z% Y8 E
随着通讯和消费类电子的飞速发展,电子产品、特别是便携式产品不断向小! [) Y# x6 H; s
型化和多功能化发展,对集成电路产品提出了新的要求,更加注重多功能、高集" N5 Q0 c( j, Q' [+ n, a
成度、高性能、轻量化、高可靠性和低成本。而产品的快速更新换代,使得研发
% z* E. y" u3 c7 V周期的缩短也越来越重要,更快的进入市场也就意味着更多的利润。微电子封装2 X+ N" V$ }, o& V9 F- c
对集成电路(IC) 产品的体积、性能、可靠性质量、成本等都有重要影响,IC
: ^8 a- i/ S( u5 x. `+ @成本的40%是用于封装的,而产品失效率中超过25%的失效因素源自封装,封1 ]* ^ v# l7 z$ |/ x/ t& w, V
装已成为研发新一代电子系统的关键环节及制约因素(图1.1)。系统封装(SiP)
0 m0 U x+ P' w7 A4 f: i- m5 n具有高密度封装、多功能化设计、较短的市场进入时间以及更低的开发成本等优9 R) j. i# ]6 k/ K0 V$ W' D5 R- s% N
势,得到了越来越多的关注。国际上大的封装厂商如ASE、 Amkor、 ASAT和
+ Z; J) f4 K$ eStarchips等都已经推出了自己的SIP产品。
7 ?1 ?3 c! g3 Q9 x' Q. P
1 G5 A3 H2 k% ]0 ^) A- p9 B+ M; h% P; |% v$ M% w
|
|