Altium designer ---- 影响 PCB 板迹线控制阻抗的几个相关参数

uperrua

在用 polar 公司阻抗计算器 CITS25 计算PCB 板上迹线特性阻抗时，对影响 PCB 板迹线控制阻抗的几个相关参数分述如下：
1、 铜层厚度
9 N5 H& N0 N7 u$ O8 n1 ^# a3 g; {铜层厚度代表了 PCB 迹线的高度 T。内层铜箔通常情况下用到 1 OZ（厚度为 35 微米），也有在电源层要流过大电流时用到 2OZ（厚度为 70 微米）。外层铜箔常用 1/2 OZ(18 微米)，但由于经过板镀和图形电镀最终成品外层铜厚将达到48 微米（实际计算时用该值），设计成其他铜厚将较难控制铜厚厚度公差。若外层使用 1OZ铜箔，则最终铜厚将达到 65 微米。
2、 PCB 板迹线的上下线宽
% C4 N4 c+ b4 s由于侧蚀的影响， PCB 迹线的截面为一梯形，上下线宽差距以 1mil 来计算，其中下线宽=要求线宽，而上线宽=要求线宽-1mil。
7 I* ]! {# B( h# c3 ~3、 阻焊层
阻焊层厚度按 10um 为准（选择盖阻焊模式），但有机印后将会有所增厚，但其变化将基本不会带来阻抗值的变化。
4、 介质厚度
常用板材（芯板）： (mm OZ/OZ *表示其数值为不包括铜箔厚度的芯板厚度)
2 R3 F) i8 [" D7 Y4 }/ F0.13* 1/1 0.21* 1/1 0.25* 1/1 0.36* 1/1
  b- D- v; C4 f* `0 K1 C. I% |, L. {0.51* 1/1 0.71* 1/1 0.80* 1/1
1.0 1/1 1.2 1/1 1.6 0.5/0.5 1.6 1/1 1.6 2/2
8 O: {+ `8 z- G& `, `! p" c9 z2.0 1/1 2.0 2/2 2.4 1/1 3.0 1/1 3.2 1/1
! G8 w0 j3 T3 A7 Z芯板在计算控制阻抗时的实际厚度：

常用半固化片： (mm/mil)
7628： 0.175/6.9
2116： 0.11/4.3
1080： 0.066/2.6
. s$ ^  v% W# a8 T1 Q实际计算厚度时注意半固化片随着两面线路结构不同而有所不同：（mil）
! X% a1 s' h7 U' t. [其中 GND 层包括铜面积占 80%以上的线路层。如果介质在 HOZ 和 1OZ 铜箔之间，其厚度按 HOZ 情况计算。
* X2 ?3 Z5 @7 U- U5、 介电常数
( h" Y) J# b6 h8 R● Er 的值是线路板材质的绝缘常数（介电常数）， 它对于线路的特性阻抗值而言是一个重要的组成部分。设计厂商因此有时会指定迹线阻抗值并依赖于线路板制造商来控制流程，以使迹线阻抗满足设计厂商指定的技术规范。
● 迹线的控制阻抗与板材介电常数的平房根成反比。
/ ?( ~; F! ~0 h: C7 M# \( l● 通过板材供应商提供的板材阻抗范围为 4.2~5.2，而 POLAR 公司建议单端采用 4.2，而差分若两线间距小会有所影响则建议采用 4.7。
● 根据一年多来各阻抗实验及生产板，我公司选用 4.2 进行计算能符合要求。
* b3 T& L( d. v● 由于介电常数与板材型号和信号频率有相关性， 请设计人员能充分考虑该影响。如：高频板材有介电常数 2.5 等。

ExxNEN

谢谢分享