找回密码
 注册

扫一扫,访问微社区

电巢体系课程上线 钻石会员体验招募
查看: 97|回复: 2

[仿真讨论] 串联端接电阻对信号上升时间的影响

[复制链接]

该用户从未签到

发表于 2020-2-3 10:48 | 显示全部楼层 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
信号反射是信号完整性中一个最基本的问题。串联端接是高速电路设计中是抑制信号反射最常用的措施。多大的端接电阻合适,通常仿真来解决。也许你在做信号完整性仿真的时候会发现一个非常有趣的现象:串联端接电阻的阻值大小会影响到接收端波形上升沿的的陡峭程度,当使用较大电阻的时候,上升沿会变缓。你注意过这个现象吗?
产生这个现象的原因是多方面的,其中最主要的是由于接收器存在输入电容。下图三条曲线是在端接电阻相同但接收器输入电容不同的情况下得到的接收端信号波形。红色波形表示没有输入电容(虚构的接收器),蓝色波形对应5pF输入电容,紫色波形对应10pF输入电容。输入电容大小对边沿影响很大,为什么?
我们知道,信号边沿陡峭程度和信号的带宽有关,边沿越陡峭,带宽越大。但是现在对于同一个信号,不同的电容确产生不同的信号边沿,说明电容影响了信号的带宽,问题是电容怎样影响信号带宽的呢?看看整个互连中有什么?端接电阻、输入电容,很自然的联想到RC滤波电路。事实上,影响最大的就是它。一阶RC滤波网络是典型的低通滤波,这是这个滤波器限制了信号的带宽。或者从另一个角度来看,端接电阻、传输线阻抗、输入电容共同构成了一个RC充电电路,电容上的电压呈指数变化规律,关键的参数为时间常数。电容越大,时间常数越大,电容电压变化越缓慢,信号边沿也就越缓。
现在回到端接电阻来,对于RC网络,R同样影响滤波器带宽,或者影响RC充电电路的时间常数。R增加对信号边沿的影响和电容增加类似,同样会导致信号边沿变缓。下图是输入电容固定,端接电阻不同的情况下,接收端信号波形。蓝色波形对应端接电阻30欧,绿色波形对应端接电阻50欧。端接电阻对信号边沿的影响很明显。顺便提一句:注意一下绿色波形顶部的那个台阶,那是由于端接电阻太大,传输线上入射波形电压幅度小,接收端反射后仍然达不到满幅度。这在某些情况下可能会对信号传输有影响。
相信很多人都观察到了这种现象,但似乎很少有人深究背后原因。的确,通常情况下端接电阻引起的信号边沿变缓没有致命的影响,但是这个现象背后的机理却非常有用。有时候一些看起来有些奇怪的解决措施就和这个有关。
给出几条提示供大家思考:1、边沿变缓有什么好处?2、为什么有时候链路中间会串接电阻?3、为什么有些特殊情况下走线末端接收器之前要串接电阻?4、解决接收端信号边沿的回勾能不能用到这个机理?
很多时候看似没用的东西其实很有价值,关键在于你能否把它挖掘出来,能否灵活运用。信号完整性设计中的很多奇思妙想都来源于基础理论。

该用户从未签到

发表于 2020-2-3 11:56 | 显示全部楼层
哪里有图像啊

该用户从未签到

发表于 2020-2-6 22:09 | 显示全部楼层
楼主提问题要简单明了,如果知识需要问得多最好把主题分开
# c' z9 T+ C" v1 }
& l; [3 t6 [% V
您需要登录后才可以回帖 登录 | 注册

本版积分规则

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号 )

GMT+8, 2020-2-24 16:45 , Processed in 0.140625 second(s), 19 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19925233282

快速回复 返回顶部 返回列表