TA的每日心情 | 开心 2019-11-19 16:42 |
---|
签到天数: 1 天 [LV.1]初来乍到
|
本帖最后由 jimmy 于 2010-1-7 16:59 编辑 ; M' b$ d- h: i1 e8 n* ~
" k% Z3 w4 w* K$ t% a. F' r
看了,谢谢楼主,但是楼主只说明的定义.没有说明清楚具体的区别. 如果过孔不设置Stitching 属性,难到就不能在缝合区添加普通过孔.没有stitching 属性的via .就不能阻止电源向外辐射.* f A, q H5 P _0 h# ~
第二点.选择net 之后要再右键ADD via ,过孔才会粘附在光标上..
( w" M* E, I4 C" d) b% r" y另外过这种方式添加的GND via, 在跑Verify design 的connectivity 时经常会有错识提示.表示该VIA 没有连上GND. 这是为何?
; W0 ~+ T, T4 L9 w3 H' t" y( F4 P
9 o, Y; ]7 N& X: L4 Y* M1 v
, U5 f, Q% p* F6 \# Q8 b( Z# V9 o& t4 j" j+ ^/ K/ y) p9 R
jimmy:2 H: R, j: ~) |& G
0 ?; M5 |5 E5 `. X- P
1,只是简单举个例子,只要是有stitching属性的过孔都属于此类。只是我经常用此方法来处理电源层,所以以此为例而已。. j4 I% q% n2 i3 V+ _$ j
; }1 y! ~" B M' [) x+ r2,一直没遇到这种情况。可能跟良好的设计习惯有关系吧。 |
|