找回密码
 注册
5月份EDA365直播计划
查看: 160|回复: 4

关于换pin的问题?

[复制链接]

该用户从未签到

发表于 2020-5-23 08:03 | 显示全部楼层 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
一般对FPGA端换pin,JATG测试座子pin网络在FPGA端不能换,单一功能芯片pin网络在FPGA端不能换(怎么识别单一功能模块?如何识别哪些可以换,哪些不能换?)  有针对性的去建议客户换pin就更专业点。请大神指教
0.jpg

该用户从未签到

发表于 2020-5-23 23:07 | 显示全部楼层
本帖最后由 zn6678 于 2020-5-23 23:11 编辑
  Z. H- \4 c" v! {: M8 `! w! I* C4 t  \& m+ c8 k9 o( S7 [
注意不同bank的更换有HP、HR之分
" e( A0 ?) [- R1 H2 I+ [特地功能管脚不能换,如加载、复位、初始化( v5 f9 o: L. E, O! ~
最好就是数据线内部换,地址线内部换
3 b. G! D, \: n* l- T3 {3 Y通用的低速接口、低速信号随便换,如232、422、SPI接口等;. X5 v2 y/ [! o& s
高速信号一般都是特定接口换不了,顶多内部调换一下;" F  L' q8 Y, A4 o
注意时钟信号换PIN时,尽量放在SRCC、MRCC管脚上,单端信号放在P端。
  • TA的每日心情
    开心
    2020-5-29 15:21
  • 签到天数: 66 天

    [LV.6]常住居民II

    发表于 2020-5-23 08:14 | 显示全部楼层
    一般来说完成特定功能的管脚不能换,相同类型的时钟脚只能与相同类型的时钟脚换,同一Bank内的IO脚可以换,不同Bank一般只能整体换
  • TA的每日心情
    慵懒
    2020-5-29 15:00
  • 签到天数: 17 天

    [LV.4]偶尔看看III

    发表于 2020-5-23 09:34 | 显示全部楼层
    看FPGA的IO脚定义
  • TA的每日心情
    开心
    2020-5-29 15:12
  • 签到天数: 36 天

    [LV.5]常住居民I

    发表于 2020-5-24 11:52 | 显示全部楼层
    最好不要亂換比較好
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号 )

    GMT+8, 2020-5-30 03:38 , Processed in 0.078125 second(s), 24 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19925233282

    快速回复 返回顶部 返回列表