大家好！ & S5 F( R4 E. \2 ^ . ?) z- e1 H! `2 j" C. B 我在编译FPGA和sdram读写的一个测试程序时遇到了一下的编译错误，不知道是什么问题，希望各位高手指点一下，感谢！# Y6 f ?3 m% z g5 z, A) M
$ Z# }1 _8 r. ^0 E0 J4 V" p
Error (10853): Verilog HDL error at altera_mf.v(20080): argument 0 to $readmemh must be a string literal
/1 
发表于 2010-8-9 17:38
收藏
淘帖
支持！
反对！