找回密码
 注册
关于网站域名变更的通知
查看: 495|回复: 1
打印 上一主题 下一主题

必须掌握的PCB设计基础知识

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2020-6-29 14:18 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
必须掌握的PCB设计基础知识- h, q6 [) q4 g! B, e$ ?7 e  \8 b

/ x/ I- s" K  B9 r

  1、如果设计的电路系统中包含FPGA器件,则在绘制原理图前必需使用Quartus II软件对管脚分配进行验证。(FPGA中某些特殊的管脚是不能用作普通IO的)。
' Q; u- }* {/ Z4 c
, X. M+ R# D; l7 g6 K& v# @" j" ]  2、4层板从上到下依次为:信号平面层、地、电源、信号平面层;6层板从上到下依次为:信号平面层、地、信号内电层、信号内电层、电源、信号平面层。6层以上板(优点是:防干扰辐射),优先选择内电层走线,走不开选择平面层,禁止从地或电源层走线(原因:会分割电源层,产生寄生效应)。
0 d( E6 \+ \( k$ F  V9 e8 Q! {8 f9 c+ E& n2 Y2 K: T; b
  3、多电源系统的布线:如FPGA+DSP系统做6层板,一般至少会有3.3V+1.2V+1.8V+5V。
% h2 p, J- I2 t# n3 K$ e. }1 l2 l" N
2 g. a" f3 Z6 u$ @6 Y* ^  3.3V一般是主电源,直接铺电源层,通过过孔很容易布通全局电源网络;
! N4 A+ i: e% ]4 t  [2 p; P3 B, V( F/ r0 J7 ^9 I8 @' w; q' Y0 g
  5V一般可能是电源输入,只需要在一小块区域内铺铜。且尽量粗(你问我该多粗——能多粗就多粗,越粗越好);


7 j) |/ A; N% C  1.2V和1.8V是内核电源(如果直接采用线连的方式会在面临BGA器件时遇到很大困难),布局时尽量将1.2V与1.8V分开,并让1.2V或1.8V内相连的元件布局在紧凑的区域,使用铜皮的方式连接,如图:

7 t1 n5 X4 w  w* Z
  总之,因为电源网络遍布整个PCB,如果采用走线的方式会很复杂而且会绕很远,使用铺铜皮的方法是一种很好的选择! , w# }; V3 y- ~1 K/ d7 ?+ e

( b  H  q' b) w9 O7 {' i3 g  4、邻层之间走线采用交叉方式:既可减少并行导线之间的电磁干扰(高中学的哦),又方便走线。
8 S/ a" {% C# k7 c! q% C9 p' f8 z( i7 P$ i; |9 m- t% D
  5、模拟数字要隔离,怎么个隔离法?布局时将用于模拟信号的器件与数字信号的器件分开,然后从AD芯片中间一刀切! 6 e3 I4 d" g' z6 g; @/ X
2 m, P' D  b- p9 h
  模拟信号铺模拟地,模拟地/模拟电源与数字电源通过电感/磁珠单点连接。


/ Z. J& w3 ?2 O' r$ c3 I' m  6、基于PCB设计软件的PCB设计也可看做是一种软件开发过程,软件工程最注重“迭代开发”的思想,我觉得PCB设计中也可以引入该思想,减少PCB错误的概率。
1 N; ^9 W; l& o% c# r7 I$ @+ m0 z9 }* G% A0 }' }  t# L
  (1) 原理图检查,尤其注意器件的电源和地(电源和地是系统的血脉,不能有丝毫疏忽);
5 r6 |: B& Q- d+ Z" h
' F( o7 X- ]4 y" r% F' Z4 Z  (2) PCB封装绘制(确认原理图中的管脚是否有误); 6 Y; @# K- C9 h! M0 C. G
/ s5 W) _1 e9 E6 M
  (3) PCB封装尺寸逐一确认后,添加验证标签,添加到本次设计封装库; 8 ?7 x: T! I- E8 t

, L* d8 t+ m4 p2 a9 ]  (4) 导入网表,边布局边调整原理图中信号顺序(布局后不能再使用orcad的元件自动编号功能);
% X# J7 A. v( W) j
/ q; X( d( h( ~1 N+ Q8 B; y( d  (5) 手工布线(边布边检查电源地网络,前面说过:电源网络使用铺铜方式,所以少用走线);
: I( U) o* Z5 z3 ?& f- a7 E- K
' ^0 f2 W( K  r  总之,PCB设计中的指导思想就是边绘制封装布局布线边反馈修正原理图(从信号连接的正确性、信号走线的方便性考虑)。
8 w$ d- Q" K( t( Q
4 X- ]. a1 Z8 {6 A$ b+ a; y  7、晶振离芯片尽量近,且晶振下尽量不走线,铺地网络铜皮。多处使用的时钟使用树形时钟树方式布线。
4 y! g% Z- n* J% g. z) R2 f% l  ]6 R
  8、连接器上信号的排布对布线的难易程度影响较大,因此要边布线边调整原理图上的信号(但千万不能重新对元器件编号)。 ' x6 d8 n- a$ E# Y

- q; V& U6 I5 U1 I; A  9、多板接插件的设计: - S; Z6 U' @- A2 ?: {# E$ i# T

+ Y+ }# ]. \  M$ V  (1) 使用排线连接:上下接口一致;
& P# N, Q. h+ l. |& a- t+ N( z
3 N8 E$ _  {, z1 u, p' X' c9 |  (2) 直插座:上下接口镜像对称,如下图:


# U4 q) ?; s# ?2 c& l/ s4 P  10、模块连接信号的设计:
7 `+ z8 \, l+ q3 b; p% z4 H. I4 O1 k3 }) d( F' y
  (1) 若2个模块放置在PCB同一面,则管教序号大接小小接大(镜像连接信号); / a# N2 t! l  J7 Y& Q6 e6 S! j
0 z6 R  ?" W  D7 z) D% o  A6 l
  (2) 若2个模块放在PCB不同面,则管教序号小接小大接大。
4 ^' K" I5 m# d# p  M: f  o
& n2 g2 w! X1 t9 Q0 @0 i* S* ]+ i* A  这样做能放置信号像上面的右图一样交叉。当然,上面的方法不是定则,我总是说,凡事随需而变(这个只能自己领悟),只不过在很多情况下按这种方式设计很管用罢了。
8 A3 ?, o; ?! k3 O' D# V4 k, t# B9 P+ P
  11、电源地回路的设计:

6 ]9 R9 H1 j9 z" R
  上图的电源地回路面积大,容易受电磁干扰。

. r' d8 m2 o2 k4 g' I
  上图通过改进——电源与地线靠近走线,减小了回路面积,降低了电磁干扰(679/12.8,约54倍)。因此,电源与地尽量应该靠近走线!而信号线之间则应该尽量避免并行走线,降低信号之间的互感效应。

6 {9 M9 r9 }! ~) R! d: J

该用户从未签到

2#
发表于 2020-6-29 15:31 | 只看该作者
PCB设计基础知识
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-31 16:54 , Processed in 0.125000 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表