|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
第一章 在allegro 中准备好进行SI 仿真的PCB 板图
( ]7 }6 N5 k# I1 t# O1)在cadence 中进行SI 分析可以通过几种方式得到结果:
`: ^3 |. D9 V0 E* a- Allegro 的PCB 画板界面,通过处理可以直接得到结果,或者直接以*.brd 存盘。
- 使用SpecctreQuest 打开*.brd,进行必要设置,通过处理直接得到结果。这实际与上述方式类似,只不过是两个独立的模块,真正的仿真软件是下面的SigXplore 程序。
- 直接打开SigXplore 建立拓扑进行仿真。
2)从PowerPCB 转换到Allegro 格式
) M# L0 {2 M' V" M在PowerPCb 中对已经完成的PCB 板,作如下操作:5 M3 X, x: v$ P: l; N& N
在文件菜单,选择Export 操作,出现File Export 窗口,选择ASCII 格式*.asc 文件格式,并指定文件名称和路径(图1.1)。# [0 W ^5 X, F+ w0 W" E6 ~5 m
6 Y; I- j2 z# p) I! {
图1.1 在PowerPCB 中输出通用ASC 格式文件2 F8 j0 ^/ O6 W5 S& m% \: T
, ~+ @+ n3 w2 T9 e# }8 [+ f/ ?3 \5 k图1.2 PowerPCB 导出格式设置窗口3 u5 [" ?5 I8 R$ @9 X6 B. z
点击图1.1 的保存按钮后出现图1.2 ASCII 输出定制窗口,在该窗口中,点击“Select All”项、在Expand Attributes 中选中Parts 和Nets 两项,尤其注意在Format 窗口只能选择PowerPCB V3.0 以下版本格式,否则Allegro 不能正确导入。) j+ V$ Q# B; J
7 Q! d4 f' {3 ~4 Z! I
3)在Allegro 中导入*.ascPCB 板图
' M I3 k+ L) n: j j8 Y) x K在文件菜单,选择Import 操作,出现一个下拉菜单,在下拉菜单中选择pads 项,出现PADS IN 设置窗口(图1.3),在该窗口中需要设置3 个必要参数:9 f. q2 g! T9 t2 c) K
) f$ W$ l. A6 O( ?0 ^( P- T( u图1.3 转换阿三次文件参数设置窗口 K C( m- b, h% P
i. 在的一栏那填入源asc 文件的目录# J- D5 B* ~* `* X- h6 x( P
ii. 在第二栏指定转换必须的pads_in.ini 文件所在目录(也可将此文件拷入工作目录中,此例)
- ~2 t# T* e4 X( H( k; k! L9 C+ ]iii. 指定转换后的文件存放目录
A- z) {# @& H g& t' V然后运行“Run”,将在指定的目录中生成转换成功的.brd 文件。
+ O* U3 N$ L1 ?" y1 L( y注:pads_in.ini 所在目录路:.\Psd_14.2\Tools\PCB\bin 中。
* j4 ]6 |: \! m4 H r; \
6 B( j" Y6 ^ L9 X7 c m& A: {4)在Allegro 文件菜单中使用打开功能将转换好的PCB 板调入Allegro 中。
- T: b5 A: W( p7 K第二章 转换IBIS 库到dml 格式并加载
% L! i; X2 P ]1)库转换操作过程6 V2 A. \0 ?4 `* Q
在Allegro 菜单中选择Analyze \ SI/EMI SIM \Library 选项,打开“Signal Analyze Library Browser”窗口,在该窗口的右下方点击“Translatr ->”按钮,在出现的下拉菜单中选择“ibis2signois”项,出现“Select IBIS Source File”窗口(图2.1).按下“打开”按钮,随后出现转换后文件存放目的设置窗口,设置后按下“保存”键,出现保存认定窗口(图2.2)。注意:必须对此窗口默认的路径设置进行修改,否则无法生成.dml 文件。! E' ^$ y9 O5 x# ]6 m$ w/ j
2 s% A. e! A! k @
图2.1 IBIS 库转换原文件路径设置窗口
! `9 v9 ]. l( _5 y5 V/ ^& e' K- I原该窗口的默认设置为“ibis2signoise in=E:\_ED\30\82559.ibs out=82559.dml”,实际上ibis2signoise 是一个DOS 文件,可能在一些场合,可执行文件后面的命令参数中“in=”和“out=”被认为是非法字符,所以,将它修改为“ibis2signoise E:\_ED\30\82559.ibs ”即可,它将在IBIS 文件所在目录建立同名的dml 文件。
8 e& x Y) K3 e0 a6 g1 x: D
; S8 i6 U/ j9 c% j' K图2.2 IBIS To dml 转换设置路径窗口(需修改)% L# t$ F7 Q+ n5 h
转换完成以后,会有报告文件弹出,在文件中只要没有“Error”提示,转换文件有效。
9 Z. v$ {* Z3 ]5 A6 i' E3 n
- A( ?- n4 [- R# ^3 e; R5 f. X4 S2)加载转换后的dml 库
' n0 I5 S6 K8 i4 @" K; u ; U N% e5 H" S* Y
图2.3 Signal Analyze Library Browser 窗口& I0 r& w+ p% R: L' w: l o
在Signal Analyze Library Browser 窗口(图2.3),加载转换后的dml 库文件。首先点击“Add Existing Library ->”按钮,出现下来菜单(图2.4),该菜单有四个选项:
2 T+ j, i2 j0 q( c& f3 k: g1. Local Lib: 直接指定一个确定的库文件。这些库文件在:…\Psd_14.2\share\pcb \signal \SignalPartLib 中。
& g$ Q' m- {& q
" {2 d( b8 V* a, @# z9 }图2.4 加载库文件的几个方法
. _( D0 ]5 `3 b/ R
/ \7 |: e6 z- ~2. Local Library Path :指定一个人目录并将目录中所有库文件调入。在…\Psd_14.2\share \pcb \signal\SignalPartLib 中安装时,内置有三个库文件目录(安装时没有选择附加的仿真用库):DEFAULT_LIB、Dig_lib(内含abt、als、alvc、fttl 四个子目录)、Packages。其中als 子目录中有X4ALS 系列标注逻辑器件库,如74als162 等。( s' J9 k/ l; b' `- T
3. Standard Cadence Library:在加载两个索引文件(\Psd_14.2\share\pcb\signal):cds_models.ndx和cds_partlib.ndx,前者包括模块信息,后者包括仿真器件信息。
4 m( A# a) R- v6 z+ A0 U) W3)加载成功以后可以点击set working 按钮,将其设置为工作库。3 Y/ x7 V* b- C l! p+ V
第三章 给器件加载对应模型2 ^& O: D# K( V9 k2 @, m ^
1) 给器件加载模型1 X: d+ r5 D6 J, N
在Allegro 菜单中选择Analyze \ SI/EMI SIM \Model 选项,打开“Signal Model Assignmen”窗口(图3.1)。* _$ C3 A2 K) m8 w5 H9 h$ w" p; s3 B4 i
# Q! A4 z0 ^/ U4 b% K0 v+ |& H
图3.1 为器件指定模型窗口
" K$ J8 S! |1 \4 i, l1 {在图3.1 中显示所有使用到的器件名称,选中一个准备设置模型的器件并点击Find 按钮,出现,Model Browser 窗口(图3.2)。在Model Name Pattern 窗口中填入“*”号,一些模型的名称进入下面的列表框,: B( ~% ]: ~( p$ P6 F' X. l: I
b$ J8 [+ l( X1 h: g图3.2 浏览模型窗口 图3.2 创建模型窗口
% l! \& e- x( f; l1 F在列表框里点击你需要的模块后,在图3.1 中U1(和U2)的“Signal Name”列里就会出现它的模型名称。
: Z9 N% n2 F6 E4 u0 H9 f: Z
* b) k4 N4 {4 P) @* j/ N7 c2)器件、元件的建模# s2 C, [( V: K8 }# x
如果在图3.1 里准备加载的模型是无源器件或者是需要自己临时创建的模型,则点击在图3.1 中的create model 按钮出现图3.2 创建模型窗口, 对于电阻电容选择Espicemodel(选中蓝色箭头所指项目)后将出现,Creat ESpick Device Model窗口(图3.3)。其他有源器件用IBISdevice 模型(选中红色箭头所指项目),然后按提示输入value 及各管脚的功能即可,同时可以存盘生成*.dat 文件,这样以后进行仿真时直接load 即可。此时这个新建的模型就出现在所选器件的“模型名称“栏中。
7 {9 }" l# |/ G' l C" b0 m/ C5 G0 H* T1 v. U
图 3.3 无源器件建模窗口) J2 i0 v3 R8 `1 @
无源器件包括电阻。电容、电感,图中的Common 项是设置该元件是否有公用(接地或电源)管脚。0 o- ^ X6 e# E; G5 v' t I
第四章 定义板子的地线、电源电压
1 U7 ~4 W) P9 p! q. R: G! H3 u器件仿真必须设置直流电源,否则仿真不能进行,只有定义了电压的电源和地信号,才能在拓补结构中将电源的信号模型调进来。此操作在Logic 菜单项中选择Identify Nets..选项,出现Identify DC Nets 窗口(图4.1 分别选中VCC 和GND 网络,在Voltage 栏填入5V 和OV,然后确认,完成设置。
2 C! G, t4 K7 P6 o ' Z% K7 L# M% B/ G6 h( c% E% x% ^
图 4.1 直流电源设置窗口5 }! D0 v% z4 u1 Y: w2 O9 o: \
调整PCB 板叠层结构满足阻抗要求
; M9 q: Q. T* W4 b4 @' z该功能分别从Aleegro、SpecctraQuest 两个模块进入后进行设置。
7 q- H O/ ~9 i1 H+ d" d2 D1) 从Allegro 主窗口设置
: y- X3 ?# ~4 Q# o* J3 e* D在Tools 菜单选择Setaup Advior 选项,出现DatBase Setup Advsor 窗口,直接按下“Next“按钮,出现新的DatBase Setup Advsor –Cross-Section 窗口,其中有个“Edit Cross-Section”按键,按下此键进入叠层设计窗口(图5.1),在这个类似Excel 表格式地窗口里,输入需要的各种参数,在表地最后一栏直接计算出该层的阻抗值。
# s2 A( o0 S8 Y
0 k+ l5 S2 j5 S图5.1 叠层设置窗口+ ^4 j% r9 `7 a* c
2) 从SpecctraQuest 窗口设置9 l# d7 s1 W, R8 ^
直接从Setup 菜单选择Cross-Section 项进入图5.1 窗口
8 C, V N1 ^. j* {第六章 设置仿真参数, H& Z( y4 C. b, y1 V. c
在正式进行仿真之前,还需要对各参数进行设置,以便使最终结果更加准确的反映设计者的要求。这个步骤可以在SpecctraQuest 模块里,也可以在Sigxplore 中完成。具体需要设置的参数根据不同仿真有不同的要求,大致如下:
9 j( m- N" L, f T1 X7 c, u仿真的周期数(measurement cycle)时钟频率(Clock frequency)
, B. e1 u1 [* d, G+ I$ N O5 X1 z' e. i占空比(duty cycle)偏移量(offset)' {4 Y8 @7 A& @4 V. l) O/ N
固定仿真时间(fixed duration)波形取样时间(waveform resolution)& k3 c: g% f( g, k" ^: `
截止频率(cutoff frequency)仿真模式(FTS mode)0 W' n, b! m, \, o6 g! F" X
驱动激励(drive excitation)测量模式(measurement mode)
5 f' o: ^/ b: v4 L$ {: _) Q7 B1) SpecctraQuest 模块里设置仿真参数
+ ]/ h3 ?: A+ {* D T: f在SpecctraQuest 的菜单里选中Analyze\SI/EMI SIM\Prefences,出现参数设置窗口(图6.1)
$ S9 y0 x$ T; R8 g: s/ O
8 l0 n6 i y; d) o1 Y+ o6 U, ]" s图6.1 仿真参数设置
! y) k% a7 O$ Z- X8 E2) 在SigXplore 里的选中Analyze\Prefences 进入的参数设置窗口与图6.1 类似。
2 E- C k# ~- x3 Q( Q第七章 用探针(Probe)指定仿真信号线
4 w; x' z, Y0 y. P9 D1) 建立仿真信号线网表
" g+ T# p9 n; J: X& o: o" j在SpecctraQuest 里的Logic 下拉菜单里,选择create list of nets,出现“CreatList of Net”窗口(图7.1)。在窗口上边的Net List Name 栏中填入自己起的网络名称,在“Net Filter”栏输入“* ”;在“Available nets”列表栏中选中需要仿真的网络并将其添加到右边“Selected Nets”6 T2 C* y2 S0 m" Q0 D% {8 B
栏里。然后将生成的网表文件进行保存。
# U0 Y/ c z7 A' v: N' h. b: E
+ \) s- P2 t8 e; l图7.1 建立仿真网络
+ A) R' u+ i% `% z G; F2) 选择仿真网络
' n" A$ A( g9 y' S% C选中Analyz\SI/EMI Sim\Probe 命令,在弹出的signal analysis 窗口的net 一栏,敲入*,或者通过list of nets,将网表文件调入。这样所有的net 都出现在最左边的框里,可以选择任何一个信号线进行模拟。(图7.2) Y2 Z8 A* F4 b
9 U$ R8 H# A. X8 p! S图7.2 选择仿真网络
' x" i4 o* z0 e/ {8 e5 P第八章 生成仿真结果报告、设定报告包括的参数% h0 F' G3 B, T6 Z
选中要进行模拟的信号线之后,点击图7.2 下方Reports 功能键,在弹出analysis report generator窗口里进行不同的参数条件设置,如SSN, Reflection、CrossTalk 等等,参数设置完成之后,点击create report 就可以分别生成对反射,串扰,地弹等等的仿真结果报告。3 f2 k1 I) }/ ^ t7 M
第九章 提取电路拓扑结构(建立)2 G4 E, H, Q( s2 x! m
1) 通过在Aleegro 和SpecctraQuest 界面提取电路拓扑结构" y# @. ^6 e2 m5 r- G8 {0 A
点击图7.2 中View Toplogy,假设没有任何设置错误,将直接进入拓扑界面。但一般会出现提示框(很难严格设置提取拓扑的每一个参数),告知不能进行提取,要你选择是否进入修订程序“Yes”,如果选择“No”程序将忽略一些错误直接进入拓扑界面(SigXploer 图8.1)。如果选择“Yes”,则依次进入下面的修正程序:6 ~" K( Q+ M( \! ~6 r
- 进入Database Setup Advisor 进行 “Cross-Setion 叠层”修正
- 进入Database Setup Advisor 进行 “Identify DC Nets 电源”修正
- 进入Database Setup Advisor 进行“Device Setup 器件”修正
- 进入Database Setup Advisor 进行“SI Model Asingment 模型定义”修正
- 进入Database Setup Advisor 进行“Si Audit 审核”程序
- 按下“Finish”完成全部校验过程。
" N# ] r. t) c# @+ C
图8.1 SigXplore 中的拓扑结构(左边是驱动、中间是传输线、右边是接收)$ w$ e' s7 y$ d$ f* S' e
1.1 图8.1 窗口对应的功能“标签”(底部)# M; w0 s8 c$ M5 w7 `3 Z& |4 G
& x3 n) o8 l' z2 q1 @8 x O, M* C
( O- a4 b* @# W" j) `图8.1 拓扑结构窗口中参数选项# }! j4 _* J! r# S/ y7 ?( _* o# _
1.1.1 Parameters 参数选项
8 D3 w5 |# Q e- F' C( d! I1 f& Q在这个理表里可以进行参数的修改,每当选中一个欲修改的项目,在该项目栏右边会出现“ ”标记,点击它时将出现对应的编辑窗口。例如:修改电介质常数(蓝色箭头所指),首先选中此此项,再点击该项被选中出现的“ ”按钮,出现两个与该参数相关的窗口:“Set
" ?5 i0 [4 \1 \8 }! FParameter d1Constant”(图8.2)在Value 窗口直接输入修改数值。另一个是与介电常数密切相关的传输线结构。6 O* g. x+ j; }. c
, g3 N& |# X; m" N$ F- ~ @图8.2 修正介电常数
# y8 i& F" H! `5 j! j8 R Y" M , P- D6 ~0 L2 g% x# P
图8.3 与介电常数相关的传输线特性设置窗口
) f$ j: Z( A& U( Z1.1.2 Meeasurements 选项
- o* R* N( D2 y9 i! ?; J选项可以选择Reflection、Crosstalk 和EMI 分别进行仿真,其中Custom 是用作IC 晶圆(Die)的仿真的。在Results 里可以看到数据结果列表。$ S) U) G8 j6 n, v# G
7 U8 L- W6 |% F% c' v
2) 直接在SigXploer 中建立拓扑结构
8 O/ i3 K) J& G9 l% }1.2.1 加载库, ?+ x9 Q3 a# J
在SigXploer 的Analyze 的Liberary 中加载库文件(类似图2.3)
8 p% F3 I* [& Y2 k" t J2 F2 c1.2.2 构造拓扑图0 X4 _ Q8 J% b7 U: z& C. M
1.2.2.1 放置传输线
" l# u3 C# I$ Z7 M* R在Edit 菜单选择Add Part(或者工具按钮)打开Model Browser 窗口来选择准备假如拓扑图的结构体。比如在图8.5 中选择的是传输类型,则所有传输线的模型列表出现,如果选择MicroStrip_1 模型,此时在Sigxplore 的主窗口,就有MicroStrip_1 图形在随光标移动,选定位置点击放置(图8.4)。1 D' n k1 C; ~; r1 ?% n
0 W; J: ?! A9 T' D, W, t7 x图8.4 在Sigxploer 中添加结构体3 K( x5 ^3 K4 B k5 p
% E9 t& A9 _- @7 T; Z& f- n
1.2.2.2 放置器件(驱动和接收)' U8 c2 L0 y* \$ x2 k; K0 T
在图8.5 的Model Type Filter 里选择IbisDevice 类模型,(此例在库加载过程中只加了一个IBIS模型),所以出现的Browser 窗口里只有一个库(图8.6)。, {/ W7 n# r" z8 f0 [7 h) ]1 v$ M p
2 R6 k- ` N: [6 \图8.5 设置拓扑结构体类型
, F9 E7 K$ J8 v: J: \ 4 \. \/ h6 u2 X- K! \
图8.6 IBIS 器件结构体设置, c4 y0 B: Z" b$ j' \4 n' k
双击“PowerPC_8245_35……”项出现图8.7 的8245 器件管脚列表,在此表中选择需仿真的管脚,同放置传输线的方法一样,放置结构体(注意:必须至少有驱动、传输线、接收三部分)。
* a- h4 Q" J" ?! D2 Q3 g3 i, \
" m/ w4 f, M+ W0 s$ m图8.7 设置有源器件8245 的C1 管脚未驱动结构体
; z9 q* z7 b* ^9 H R0 }4 M9 ^: W1 j3 J1.2.2.3 仿真无源器件(电阻等)1 E; z4 _6 c2 G$ M8 L
; [. E5 c+ ^* N3 ?图8.9 选择“GenericElement”设置其它无源器件: {' c) Q* F2 F) I
用同样的方法将电阻等无源器件加入到结构中。
O6 b$ P4 q V2 P1.2.2.4 连接结构体$ j3 m' G t0 v, a
用鼠标在结构体的端点(焊盘处),拖曳进行画线,完成仿真拓扑图。(图8.10)
& t# `) g# a/ r" r9 e9 B$ `
4 W8 V8 A/ ?1 |$ a% x" w8 _图8.10 最后完成的拓扑结构图( N! p) h* v- H* ]$ n9 N7 W
1.2.2.5 设置驱动源波形
8 n; t. y; ~& c1 X点击结构体中驱动结构模块(点击模块上方标注文字,红色箭头处),出现激励设置窗口,在这里进行驱动波形的设置。
" ^; n$ H" F% D第十章 仿真以及更改不同的电路条件重复仿真
& ]; Q! t# A' E# q6 ^ N( \点击图8.10 箭头之处可进入相应的参数编辑窗口(红色箭头是设置驱动波形的地方),通过修改结构体参数,可进行重复仿真、分析。" J1 O' ?2 _& a
运行Analyze 中Simulate 进行仿真(或者使用图标)结果如下图:
' P0 K- D4 H ~* v' p; `$ h
8 u5 U, n; t& w% |* b. _ [图10.1 仿真结果图形
* h9 f9 N9 v9 u第十一章 仿真结果分析$ J1 O1 _2 X( U. Q
|% h/ L/ W6 i$ M" t# a6 \1 o( ^6 }图11.1 仿真结果显示; ~' z- g* h- G
仿真结果在图8.10 下面的信息窗口显示出来如上图
9 Y4 E& c& K& n; Q% B# M5 CSIM ID(模拟的次数) diver(驱动端); ~7 t% ~2 D$ }% S
receiver(接收端) cycle(仿真的周期)
3 r5 `9 C% U' W4 A4 u1 WFTS MODE(仿真模式) monotonic(单调性) B+ X6 I' E" @9 [5 c4 O6 ]
Noise Margin(噪声裕量) overshoothigh(上过冲)8 C8 g8 \. E. L" Y$ D9 F
overshootlow(下过冲) PropDelay(传输延迟,驱动端到接收端)
2 D3 p1 M) B, V O6 pswitch delay(开关延迟) settle delay(建立时间)5 N9 L' o5 H- ], a9 o8 s
可以对照信号波形图一起进行分析,一般要求噪声裕量足够大,上冲和下冲不要超过规定电压,没有明显的振铃现象,波形没有严重失真等等,但对于不同的电路,有时对于传输延迟时间的长短,或者上升时间的快慢有特别的要求,这也是具体进行仿真分析时要注意的地方。7 u2 e* W0 f- w: K8 }
第十二章 电气约束规则的定义
Y# ^$ s6 m# T; n经过仿真,基本可以找出最佳的阻抗匹配及布线长度的要求。此时,我们可以产生电气规则,以约束下一步的布局布线。其大致的操作是:在Sigxplore 的set 下拉菜单下选择constraints。然后即可根据需要定义各项规则,并可在Existing Rules 窗口里确认规则是否成功加入。 规则定义完成之后,需点击update SQ 快捷键将规则反馈到SpecctrQuest。 |
评分
-
查看全部评分
|