找回密码
 注册
关于网站域名变更的通知
查看: 3243|回复: 7
打印 上一主题 下一主题

Cadence 仿真流程

  [复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2008-4-30 11:32 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
第一章 在allegro 中准备好进行SI 仿真的PCB 板图8 W7 k6 }& T# |
1)在cadence 中进行SI 分析可以通过几种方式得到结果:
' y" d% m$ @; h* Y( x
  • Allegro 的PCB 画板界面,通过处理可以直接得到结果,或者直接以*.brd 存盘。
  • 使用SpecctreQuest 打开*.brd,进行必要设置,通过处理直接得到结果。这实际与上述方式类似,只不过是两个独立的模块,真正的仿真软件是下面的SigXplore 程序。
  • 直接打开SigXplore 建立拓扑进行仿真。
2)从PowerPCB 转换到Allegro 格式
# f$ ^* ~+ q  p) D8 U4 E在PowerPCb 中对已经完成的PCB 板,作如下操作:: N: W8 p; Z. S) }; {0 u
在文件菜单,选择Export 操作,出现File Export 窗口,选择ASCII 格式*.asc 文件格式,并指定文件名称和路径(图1.1)。3 b. Q3 a: b, n5 M) c0 M

/ Z) d" ]8 W+ r- [; f7 R/ T/ N2 g图1.1 在PowerPCB 中输出通用ASC 格式文件; j3 `" k* L' y+ R

" h/ H* U4 \, z& J' W图1.2 PowerPCB 导出格式设置窗口8 t5 S5 O0 d% k# t- b+ m' H1 W+ S: K
点击图1.1 的保存按钮后出现图1.2 ASCII 输出定制窗口,在该窗口中,点击“Select All”项、在Expand Attributes 中选中Parts 和Nets 两项,尤其注意在Format 窗口只能选择PowerPCB V3.0 以下版本格式,否则Allegro 不能正确导入。, J7 O0 g4 h8 b& O9 [6 L) b: h- V
/ d" D% d+ Q% w/ E* Q, |0 T# D
3)在Allegro 中导入*.ascPCB 板图% \" k; N9 Z/ o0 \
在文件菜单,选择Import 操作,出现一个下拉菜单,在下拉菜单中选择pads 项,出现PADS IN 设置窗口(图1.3),在该窗口中需要设置3 个必要参数:
& @+ r( G3 A$ n : A2 V/ E& }, F1 [! L3 |& u
图1.3 转换阿三次文件参数设置窗口
) S! O- C9 H/ n6 J, J7 [i. 在的一栏那填入源asc 文件的目录8 D9 X4 T" y7 j' U! @, o) P
ii. 在第二栏指定转换必须的pads_in.ini 文件所在目录(也可将此文件拷入工作目录中,此例)& T- J  n% k1 K1 B
iii. 指定转换后的文件存放目录
+ ^8 C4 g3 P. E# _2 H然后运行“Run”,将在指定的目录中生成转换成功的.brd 文件。
% \% Y# u# `! C注:pads_in.ini 所在目录路:.\Psd_14.2\Tools\PCB\bin 中。0 v4 t4 j( p$ @7 x/ X. S# K

, f$ h9 J5 p" y4)在Allegro 文件菜单中使用打开功能将转换好的PCB 板调入Allegro 中。% x$ ?4 J$ m, K9 A% D
第二章 转换IBIS 库到dml 格式并加载3 [9 ?! E; Y% y5 T0 P  y
1)库转换操作过程
, b% q; ^. k: ^4 f在Allegro 菜单中选择Analyze \ SI/EMI SIM \Library 选项,打开“Signal Analyze Library Browser”窗口,在该窗口的右下方点击“Translatr ->”按钮,在出现的下拉菜单中选择“ibis2signois”项,出现“Select IBIS Source File”窗口(图2.1).按下“打开”按钮,随后出现转换后文件存放目的设置窗口,设置后按下“保存”键,出现保存认定窗口(图2.2)。注意:必须对此窗口默认的路径设置进行修改,否则无法生成.dml 文件。
2 d5 {" m9 U9 \7 o% m6 f6 T
3 p- K: }* \6 E' F1 y( ~' g图2.1 IBIS 库转换原文件路径设置窗口5 T$ o: t0 q  [3 F
原该窗口的默认设置为“ibis2signoise in=E:\_ED\30\82559.ibs out=82559.dml”,实际上ibis2signoise 是一个DOS 文件,可能在一些场合,可执行文件后面的命令参数中“in=”和“out=”被认为是非法字符,所以,将它修改为“ibis2signoise E:\_ED\30\82559.ibs ”即可,它将在IBIS 文件所在目录建立同名的dml 文件。
1 ]! ?9 K7 q& \. s
" Q- [. O1 s! s$ r" `$ r图2.2 IBIS To dml 转换设置路径窗口(需修改)6 J# m# _9 H4 H- `( v* a
转换完成以后,会有报告文件弹出,在文件中只要没有“Error”提示,转换文件有效。
0 d7 b9 k3 W3 l0 M) ~1 B
; G  p' c+ {$ L' ~! r! U) ^% n2)加载转换后的dml 库
6 t2 f5 E8 O8 y6 g! x
/ L  B& ?$ @: I% Q5 Q4 a5 W3 o图2.3 Signal Analyze Library Browser 窗口7 i, ^3 r1 o8 g+ g- l
在Signal Analyze Library Browser 窗口(图2.3),加载转换后的dml 库文件。首先点击“Add Existing Library ->”按钮,出现下来菜单(图2.4),该菜单有四个选项:, X1 P* o& i: f$ z1 q1 V" ~
1. Local Lib: 直接指定一个确定的库文件。这些库文件在:…\Psd_14.2\share\pcb \signal \SignalPartLib 中。
  s5 l/ a! h  X1 Y' N. V
/ |- x2 g6 I0 f8 G2 _0 z6 x图2.4 加载库文件的几个方法
6 }8 H0 @3 @, s7 M3 W3 a+ r
$ B- o  T! ~4 P6 H0 J2. Local Library Path :指定一个人目录并将目录中所有库文件调入。在…\Psd_14.2\share \pcb \signal\SignalPartLib 中安装时,内置有三个库文件目录(安装时没有选择附加的仿真用库):DEFAULT_LIB、Dig_lib(内含abt、als、alvc、fttl 四个子目录)、Packages。其中als 子目录中有X4ALS 系列标注逻辑器件库,如74als162 等。; `9 ?! S" H1 C6 g" \
3. Standard Cadence Library:在加载两个索引文件(\Psd_14.2\share\pcb\signal):cds_models.ndx和cds_partlib.ndx,前者包括模块信息,后者包括仿真器件信息。
( U8 [4 q* E0 q3)加载成功以后可以点击set working 按钮,将其设置为工作库。
: @. F: R1 h1 n' [; ^第三章 给器件加载对应模型, _( g. B$ C0 }8 V; e" Z
1) 给器件加载模型
: h( R- R1 d. N  Z; Y在Allegro 菜单中选择Analyze \ SI/EMI SIM \Model 选项,打开“Signal Model Assignmen”窗口(图3.1)。' k) o# v6 a) V8 S
8 g# M8 Y# H0 m6 _5 z9 w9 h1 Z
图3.1 为器件指定模型窗口
$ `, L8 p: H' k; |$ P在图3.1 中显示所有使用到的器件名称,选中一个准备设置模型的器件并点击Find 按钮,出现,Model Browser 窗口(图3.2)。在Model Name Pattern 窗口中填入“*”号,一些模型的名称进入下面的列表框,
' k- J/ K' v* g8 A
  ?8 E0 }& H" n) \8 u图3.2 浏览模型窗口                                       图3.2 创建模型窗口* w/ O3 d5 `* j9 v# Z4 f6 x
在列表框里点击你需要的模块后,在图3.1 中U1(和U2)的“Signal Name”列里就会出现它的模型名称。9 S# X8 P" m0 }$ P3 D  d

& J# n$ l' T: c! J6 p2)器件、元件的建模
* \& V5 |0 E' G) \' n# p: {如果在图3.1 里准备加载的模型是无源器件或者是需要自己临时创建的模型,则点击在图3.1 中的create model 按钮出现图3.2 创建模型窗口, 对于电阻电容选择Espicemodel(选中蓝色箭头所指项目)后将出现,Creat ESpick Device Model窗口(图3.3)。其他有源器件用IBISdevice 模型(选中红色箭头所指项目),然后按提示输入value 及各管脚的功能即可,同时可以存盘生成*.dat 文件,这样以后进行仿真时直接load 即可。此时这个新建的模型就出现在所选器件的“模型名称“栏中。5 m8 F7 Q3 ]! e" b

6 w' A4 h* l8 E. H/ z& b图 3.3 无源器件建模窗口7 z% C* `, N" B$ X  E7 B: F- ]0 i
无源器件包括电阻。电容、电感,图中的Common 项是设置该元件是否有公用(接地或电源)管脚。- p. }2 }8 \( B" M5 N- {: r- x
第四章 定义板子的地线、电源电压
$ r3 b, W5 ]; C; y- p器件仿真必须设置直流电源,否则仿真不能进行,只有定义了电压的电源和地信号,才能在拓补结构中将电源的信号模型调进来。此操作在Logic 菜单项中选择Identify Nets..选项,出现Identify DC Nets 窗口(图4.1 分别选中VCC 和GND 网络,在Voltage 栏填入5V 和OV,然后确认,完成设置。
7 B  h. U$ r9 e* o8 H# V. b
; M8 w# l0 u1 N图 4.1 直流电源设置窗口2 X1 H9 x/ Q7 i5 M( S  G! N
调整PCB 板叠层结构满足阻抗要求$ L' ], h) b- i; c
该功能分别从Aleegro、SpecctraQuest 两个模块进入后进行设置。
* R# _+ ~1 P) @: _# l' R1) 从Allegro 主窗口设置
6 \- D" G* M+ _, f在Tools 菜单选择Setaup Advior 选项,出现DatBase Setup Advsor 窗口,直接按下“Next“按钮,出现新的DatBase Setup Advsor –Cross-Section 窗口,其中有个“Edit Cross-Section”按键,按下此键进入叠层设计窗口(图5.1),在这个类似Excel 表格式地窗口里,输入需要的各种参数,在表地最后一栏直接计算出该层的阻抗值。
  |. i5 J7 u: o7 R) i: }8 \5 ~! i; y% n
! H2 d: z0 Q4 T9 K0 T) p! o图5.1 叠层设置窗口! ]: U* R/ g& r9 Q7 ^. G
2) 从SpecctraQuest 窗口设置
6 W7 g  J# T6 n+ k! m) ^! j直接从Setup 菜单选择Cross-Section 项进入图5.1 窗口 ) x2 E4 B+ Q1 Q( G: H
第六章 设置仿真参数1 H) u5 e* ]/ e
在正式进行仿真之前,还需要对各参数进行设置,以便使最终结果更加准确的反映设计者的要求。这个步骤可以在SpecctraQuest 模块里,也可以在Sigxplore 中完成。具体需要设置的参数根据不同仿真有不同的要求,大致如下:
' ]2 T6 o/ V/ z: U3 v仿真的周期数(measurement cycle)时钟频率(Clock frequency)$ G2 Y/ b6 c' q0 g3 A
占空比(duty cycle)偏移量(offset)
/ B3 J6 _' h8 F6 N% C! O固定仿真时间(fixed duration)波形取样时间(waveform resolution)
9 }6 Q/ ^/ ?0 D* e. o1 c截止频率(cutoff frequency)仿真模式(FTS mode)
9 Z! j8 a/ |. }7 U4 Y驱动激励(drive excitation)测量模式(measurement mode)* j& Z9 V8 Z8 r. [  g. z& G
1) SpecctraQuest 模块里设置仿真参数
4 @, }; s  E/ u; W' O- b* p; s在SpecctraQuest 的菜单里选中Analyze\SI/EMI SIM\Prefences,出现参数设置窗口(图6.1)
0 B4 K7 I; I3 k' s8 T0 }5 K- h9 `
& @/ q* S7 z! J' t+ c1 _0 }图6.1 仿真参数设置
+ q1 Z; t7 N' \1 R! a+ ]2 ^; _+ Q2) 在SigXplore 里的选中Analyze\Prefences 进入的参数设置窗口与图6.1 类似。
8 U, W% _% z* K第七章 用探针(Probe)指定仿真信号线) l6 w  z- I4 t1 O4 }* `
1) 建立仿真信号线网表
- h5 ?/ t  U! H& T5 \3 Z在SpecctraQuest 里的Logic 下拉菜单里,选择create list of nets,出现“CreatList of Net”窗口(图7.1)。在窗口上边的Net List Name 栏中填入自己起的网络名称,在“Net Filter”栏输入“* ”;在“Available nets”列表栏中选中需要仿真的网络并将其添加到右边“Selected Nets”
2 c; I) U  f; m" Y, l0 k栏里。然后将生成的网表文件进行保存。
, f  r5 M7 A& ?. Z7 M 9 E$ {0 V$ U/ g, [
图7.1 建立仿真网络
, R% v) q3 _' @  z5 R$ \2) 选择仿真网络
' M$ V$ p$ ^8 l  J; d( t# u3 U选中Analyz\SI/EMI Sim\Probe 命令,在弹出的signal analysis 窗口的net 一栏,敲入*,或者通过list of nets,将网表文件调入。这样所有的net 都出现在最左边的框里,可以选择任何一个信号线进行模拟。(图7.2)6 J4 Y9 R! B( b2 U5 ]

& X7 n- U" ~7 r2 \- v0 m8 Q图7.2 选择仿真网络% C9 ]4 I( q( H) h
第八章 生成仿真结果报告、设定报告包括的参数
. i3 x4 j4 d  L$ f9 x8 J2 }: B% ^
选中要进行模拟的信号线之后,点击图7.2 下方Reports 功能键,在弹出analysis report generator窗口里进行不同的参数条件设置,如SSN, Reflection、CrossTalk 等等,参数设置完成之后,点击create report 就可以分别生成对反射,串扰,地弹等等的仿真结果报告。9 n' h/ R# N8 p) i" W- T7 S
第九章 提取电路拓扑结构(建立)2 N" Z! @) q, j8 {/ Q
1) 通过在Aleegro 和SpecctraQuest 界面提取电路拓扑结构/ W- Y- t; |+ W0 Z
点击图7.2 中View Toplogy,假设没有任何设置错误,将直接进入拓扑界面。但一般会出现提示框(很难严格设置提取拓扑的每一个参数),告知不能进行提取,要你选择是否进入修订程序“Yes”,如果选择“No”程序将忽略一些错误直接进入拓扑界面(SigXploer 图8.1)。如果选择“Yes”,则依次进入下面的修正程序:
: s3 O) `* a. r' `1 u3 f) x
  • 进入Database Setup Advisor 进行 “Cross-Setion 叠层”修正
  • 进入Database Setup Advisor 进行 “Identify DC Nets 电源”修正
  • 进入Database Setup Advisor 进行“Device Setup 器件”修正
  • 进入Database Setup Advisor 进行“SI Model Asingment 模型定义”修正
  • 进入Database Setup Advisor 进行“Si Audit 审核”程序
  • 按下“Finish”完成全部校验过程。
' T. b: ~& g. e7 f2 f
图8.1 SigXplore 中的拓扑结构(左边是驱动、中间是传输线、右边是接收)
6 n! Q1 s4 i$ ^0 h8 e1.1 图8.1 窗口对应的功能“标签”(底部)
; P3 @) `; k: C  r3 I) H 3 @, s, B4 ?8 g; Y& o  k5 _( F
& C) \6 H3 w7 Y
图8.1 拓扑结构窗口中参数选项# K* U2 n2 {4 l+ x" `
1.1.1 Parameters 参数选项
/ L& [& S3 C) m* ?在这个理表里可以进行参数的修改,每当选中一个欲修改的项目,在该项目栏右边会出现“ ”标记,点击它时将出现对应的编辑窗口。例如:修改电介质常数(蓝色箭头所指),首先选中此此项,再点击该项被选中出现的“ ”按钮,出现两个与该参数相关的窗口:“Set* Y* I% s5 w- F, Y9 a% z: O
Parameter d1Constant”(图8.2)在Value 窗口直接输入修改数值。另一个是与介电常数密切相关的传输线结构。
/ ^- e4 F# D( G. T
5 b  k: _- G6 D" n5 b0 h图8.2 修正介电常数
" j: J7 ]3 r) n/ x* R0 q
4 @, I+ i+ W; I; X( ]图8.3 与介电常数相关的传输线特性设置窗口- m" s; G4 z, P+ j
1.1.2 Meeasurements 选项0 t9 B2 E  z* Q0 q# R8 Z8 b
选项可以选择Reflection、Crosstalk 和EMI 分别进行仿真,其中Custom 是用作IC 晶圆(Die)的仿真的。在Results 里可以看到数据结果列表。
- w. b9 [7 @8 c* K& |$ j$ ~' {3 l* J( d3 y, T
2) 直接在SigXploer 中建立拓扑结构
2 v- v" W2 p5 |4 i+ z1.2.1 加载库
# q1 Q1 N1 O) e0 ?- ?, V在SigXploer 的Analyze 的Liberary 中加载库文件(类似图2.3)
* {3 }# X1 y; D3 Z1.2.2 构造拓扑图
  m- `) u7 y# P1.2.2.1 放置传输线
# ]( x3 z6 v  w" ?" G, T在Edit 菜单选择Add Part(或者工具按钮)打开Model Browser 窗口来选择准备假如拓扑图的结构体。比如在图8.5 中选择的是传输类型,则所有传输线的模型列表出现,如果选择MicroStrip_1 模型,此时在Sigxplore 的主窗口,就有MicroStrip_1 图形在随光标移动,选定位置点击放置(图8.4)。/ ^" V0 V/ G3 w  M2 ~+ R
+ X* s- s5 u+ {5 V$ n  @- T
图8.4 在Sigxploer 中添加结构体
7 ?5 S4 J  _# `4 M8 N+ w
* `% e4 X( C' |* i1.2.2.2 放置器件(驱动和接收)6 i- o& A4 w6 ]) L4 f
在图8.5 的Model Type Filter 里选择IbisDevice 类模型,(此例在库加载过程中只加了一个IBIS模型),所以出现的Browser 窗口里只有一个库(图8.6)。4 w" s" r- Z: E
* ~! Y0 C( t& w5 k; y4 C
图8.5 设置拓扑结构体类型
# u5 M9 z% b5 }5 |# z3 U
9 h# }% |9 F% d) V2 K" k& `图8.6 IBIS 器件结构体设置
0 f% Q3 g" C: n* k; T5 a2 M双击“PowerPC_8245_35……”项出现图8.7 的8245 器件管脚列表,在此表中选择需仿真的管脚,同放置传输线的方法一样,放置结构体(注意:必须至少有驱动、传输线、接收三部分)。: y! t: o* L5 f

+ B+ a/ g3 }6 }0 p( f图8.7 设置有源器件8245 的C1 管脚未驱动结构体
$ ^) I( A# S: z. q3 G1 F1.2.2.3 仿真无源器件(电阻等)
3 t. `. s8 p& |+ a' K( u % Q0 {& \9 F# U8 a9 Z$ n; |+ c
图8.9 选择“GenericElement”设置其它无源器件, d  h- J7 |* }2 ~' l& V$ T( z
用同样的方法将电阻等无源器件加入到结构中。4 o: U% j7 Z% b( c$ G6 O0 P# R
1.2.2.4 连接结构体3 Q3 G  N# p7 n4 ^- z
用鼠标在结构体的端点(焊盘处),拖曳进行画线,完成仿真拓扑图。(图8.10)
$ s6 V6 S7 ^7 B) {
1 a) o  F7 S" h6 h/ H+ G4 v# p# P图8.10 最后完成的拓扑结构图
) H1 m7 Y. O! B% s9 ~1.2.2.5 设置驱动源波形
" k, F, L$ n7 f' `( |5 ^点击结构体中驱动结构模块(点击模块上方标注文字,红色箭头处),出现激励设置窗口,在这里进行驱动波形的设置。0 m: @: t$ c0 N+ I% G7 ?  |8 P
第十章 仿真以及更改不同的电路条件重复仿真/ ?& P; C! v2 f7 W
点击图8.10 箭头之处可进入相应的参数编辑窗口(红色箭头是设置驱动波形的地方),通过修改结构体参数,可进行重复仿真、分析。
  u' E) y& _3 k6 c! e运行Analyze 中Simulate 进行仿真(或者使用图标)结果如下图:% E' O- L0 }( t, s- i! v7 [3 R7 k
( _6 i4 I' p' I! @* U9 n, r' J
图10.1 仿真结果图形4 Z/ @+ Q8 E0 [+ U0 @( i% F
第十一章 仿真结果分析
# C$ G5 Z9 e; x) s- n

. Z+ Q3 x  c2 a# X  A图11.1 仿真结果显示  j0 @; i2 \2 o. H: n
仿真结果在图8.10 下面的信息窗口显示出来如上图 ) L6 u' G/ @2 R  S
SIM ID(模拟的次数) diver(驱动端)
1 {# V5 M; F7 a: I3 X+ O! d5 d- dreceiver(接收端) cycle(仿真的周期): \+ |7 m6 L" ^: r
FTS MODE(仿真模式) monotonic(单调性)
, w1 J3 Z+ S0 a0 A7 s" @  X  YNoise Margin(噪声裕量) overshoothigh(上过冲); p0 j/ o2 F% v0 U. \
overshootlow(下过冲) PropDelay(传输延迟,驱动端到接收端)
: d; G- ?) v2 N" O' e3 p/ I- Lswitch delay(开关延迟) settle delay(建立时间)2 X  }5 Z/ d4 F; ~2 U6 P5 v
可以对照信号波形图一起进行分析,一般要求噪声裕量足够大,上冲和下冲不要超过规定电压,没有明显的振铃现象,波形没有严重失真等等,但对于不同的电路,有时对于传输延迟时间的长短,或者上升时间的快慢有特别的要求,这也是具体进行仿真分析时要注意的地方。
- R2 ]" q. D# g第十二章 电气约束规则的定义: i- D" U& c+ W6 E+ c
经过仿真,基本可以找出最佳的阻抗匹配及布线长度的要求。此时,我们可以产生电气规则,以约束下一步的布局布线。其大致的操作是:在Sigxplore 的set 下拉菜单下选择constraints。然后即可根据需要定义各项规则,并可在Existing Rules 窗口里确认规则是否成功加入。 规则定义完成之后,需点击update SQ 快捷键将规则反馈到SpecctrQuest。

评分

参与人数 1贡献 +10 收起 理由
Allen + 10 辛苦了!

查看全部评分

该用户从未签到

2#
发表于 2008-6-4 18:33 | 只看该作者

该用户从未签到

3#
发表于 2008-9-27 22:45 | 只看该作者

好是好,但这个流程是很久以前的人写的,比较笼统,有些地方也没有说清楚

有没有一个具体一点的?

该用户从未签到

4#
发表于 2011-5-31 17:06 | 只看该作者
Allegro做前仿真时,是要全部布局完毕?还是布局重点部分啊?

该用户从未签到

5#
发表于 2011-5-31 21:05 | 只看该作者
謝謝分享寶貴經驗。

该用户从未签到

6#
发表于 2011-6-22 09:18 | 只看该作者
好东西
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-6-10 20:13 , Processed in 0.109375 second(s), 24 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表