|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
PCB测试工艺技术
4 o5 c. W- I' O* X' T欢迎来到工艺缺陷诊所。这里所描述的每个缺陷都将覆盖特殊的缺陷类型，
8 Z S4 g* M. P9 i) R将存档成为将来参考或培训新员工的一一个无价的工艺缺陷指南。
% u @) k. e$ v, `( d+ y5 S2 v/ B大多数公司现在正在使用表面贴装技术，同时又向球栅阵列(BGA)、芯片规
4 E' A. ]1 b/ }+ i" r6 h- F- t模包装(CSP)和甚至倒装芯片装配迈进。但是，+ Y! h7 u( P( h3 |7 C8 {/ M
一些公司还在使用通孔技术。通孔技术的使用5 y/ u6 x9 g" L7 `& \
不一定是与成本或经验有关-可能只是由于
! A) E6 u* \2 d C0 K该产品不需要小型化。许多公司继续使用传统.) {" Y N) Y# Z1 `, H
的通孔元件，并将继续在混合技术产品上使用! E; m5 y. N! p7 ^
这些零件。本文要看看一些不够普遍的工艺问5 O4 T0 C1 b" n; G
题。希望传统元件装配问题及其实际解决办法
5 @/ j, B% r* B5 I* V; H+ R1 C将帮助提供对在今天的制造中什么可能还会出- r6 s6 o1 f* x8 H# ?5 w! _
错的洞察。9 d1 d1 n$ v" Q( c6 i
- _- \) N# l1 u3 j
静电对元件的破坏7 N! ~+ L2 p- ~) d( Z# [
从上图，我们使用光学照片与扫描电子显0 t: ~3 d* j6 g6 m) ^& \, ]
微镜(SEM, scanning electron microscopy)看到在
4 K" n4 T7 e: k, K一个硅片表面上的静电击穿。静电放电，引入% B J; w* G* _7 N& C, `$ X3 S
到一个引脚，引起元件的工作状态的改变，导0 n1 m/ P4 r' ]4 P# `3 `, `" u
致系统失效。在实验室对静电放电的模拟也能: _' t) z# T; p0 J4 P- A
9 T- ^( G% F6 b I' k7 H2 ^* J
够显示实时发生在芯片表面的失效。如上面的
+ C2 i! f9 l4 s7 X, S照片所示，静电可能是一个问题，解决办法是" p! G# b- a& I9 P! G$ _9 u: u! b
一个有效的控制政策。手腕带是最初最重要的防御。* ^. Z% C& I- \% _8 O+ T
" M, M( e% q; v4 ^树枝状晶体增长* d4 n! j- S- C
9 H: D; K1 B6 D" s) ]' N: j7 E9 v5 u' p
2 X- y# G0 K. ^% ~+ D7 g7 w
|
|
[复制链接]
/1 
发表于 2020-8-17 14:09
收藏
淘帖
支持！
反对！
学习看一看