弱问一下退耦电容的位置

mengzhuhao

这样放置应该可以吧？
5 n1 M/ _: o7 Y2 \' Q大家一般如何放置退耦电容的，退耦电容的地端是不是直接与芯片对应管脚的地连接在一起吧？

EDADQP

在不考虑板厚的前提下这样放置滤波电容确实是布局和布线来说都是节省空间和高效的，但如果一个单板有2-3mm甚至更厚时 这样异面放置滤波电容的实际走线长度至少有140mil 是否还能体现就近原则.所以再板厚比较厚的情况下 是不是同面放置电容更好些呢.

lukeluck

应该参考数据手册吧，一般10uF的电容应放在某个特殊的电源管脚，数据手册会有说明

duzz

版主，电容竖直摆放，是不是因为它的退耦半径！！

mengzhuhao

; }& ~* O" C; t) H8 ]: Q- D, \' k
! |6 k5 h  M& D; J
1 G1 U& N: a( Z' i我大概这样布置了一下
, c& y  O- F: W7 X那个最大的是10uf的
其他的都是0.1uf的电容，每个在就近的对应管脚处
* P+ H+ D1 W7 [, [0 {# |/ Y那个10uf在在布局与走线是不是随便放个位置与0.1uf的电容之一连接上就可以了吗？

mengzhuhao

在一论坛上看到的：
/ w. U0 z7 ^; o) I9 C【1】  不是。因为你的电源还是从外部引入的，所以要考虑人家的负载能力。

  电容很大时候，通电瞬间的浪涌可能让电源过载。
' l; ?# n5 y" {9 ?. x  F
  除此之外，就是成本，空间之类的考虑。

( M7 S9 Y2 a0 x! E$ o2 \2 M$ Z  最重要的是，别让别的工程师笑话，不能上无限多电容。

8 ]) l. `1 I6 A7 m8 B1 Q
《它这里指的是不是那些有极性的电解电容吧？如果不是电解电容的话是不是就没有这个问题了？》
$ J1 Z2 `! t1 X8 ~
【2】其实电容放很多意义不大的。
8 @. O, _6 _" y9 E& u% j你不可能把电容都集中在一个很小的区域内，之间肯定要导线连接，
" B$ J, U+ X/ V% o  U& @8 t3 {. ]这样一连接，电容的意义就不大了。
其实只要在靠近芯片电源管脚的地方安置足够容量的电容就差不多了。
3 h9 g8 V3 W# t还有就是不要选择同样容量的电容或者是一些电容容量是二、三等倍数关系的。
* j9 m+ I' o0 h. |" v* y选择一些0.1uF的，一些0.01uF的，一些0.001uF的搭配着放效果会好些。

《我的理解是选一个大电容和一个小电容搭配的原因是，大电容有寄生电感效应，当频率较高的时候就类似一个大电阻，这些高频的信号就无法谢放，所以加个滤高频的小电容；但是这个大电容一般多指那些电解性质的电容吧？如果是具有非寄生电感的是不是就没这问题了？》

& B9 T2 I) `1 t0 J" M6 T1 H3 \【3】那么如何合理的确定板上的电容值呢？
) n+ h  y8 O* r3 w& e如果将选取的容值定为10u、0.1u、0.01u，
每种应该使用的个数应该怎么确定呢？
9 P! Y, u& D' j
看要多高的要求了
精密电路的话要分析抑制那些频率，然后再选容值

( i# [% h2 ?7 @  L3 k0 x  s& V《你说这个怎分析？是通过电源完整性仿真出来的效果吗？》

Allen

你第二张图存在的问题：
% o3 S* q" a& x- u7 r# {: M$ l（1）你的几个小电容应该旋转180度。
) x: O" J6 ^7 q8 L  d（2）大电容最佳方向是竖起来放置。
做了个类似的图，供你参考，图中黄色网络为电源：
3 t0 S6 l+ {+ J

mengzhuhao

原帖由 allen 于 2007-10-30 08:51 发表
你第二张图存在的问题：
7 R1 u7 M/ Y# G9 u（1）你的几个小电容应该旋转180度。
8 u1 J6 _. }5 k7 a$ V（2）大电容最佳方向是竖起来放置。
: L- W1 O( _. X: W) x! J* C4 o$ A做了个类似的图，供你参考，图中黄色网络为电源：
692

多谢！像图中的下方 以后多个电容 那样放置是不是就不能达到最近原则了？

Allen

你图下方的电容布局比图左边的电容布局强多了，下方的电容布局能得90分，对付一般的高速板是不会有问题的，只是从精益求精的角度来说，你摆成我那样的就能得99分。
  M& X+ m" S7 H9 R: F5 s但值得注意的是我铺的那块铜皮，有些情况下，给电源提供合理的连接通道往往比布局本身还要值得关注。再好的布局，如果没有很好的连接，比如用细线连接，那也会搞砸了。

mengzhuhao

原帖由 allen 于 2007-10-30 09:15 发表
你图下方的电容布局比图左边的电容布局强多了，下方的电容布局能得90分，对付一般的高速板是不会有问题的，只是从精益求精的角度来说，你摆成我那样的就能得99分。
但值得注意的是我铺的那块铜皮，有些情况下， ...

6 ]- p8 C9 O- s- i6 L我按照你的说法来布置了
( A2 a' T) M7 y1 ~但是为了尽量靠近管脚处
- u) o/ r8 f; Y2 x7 Z* f我只能然退耦电容交互着错开摆放，见附图
对地与电源的via暂时未画，我一般是先大概走完旁边的线然后再打这些via，这样的步骤应该没什么大问题吧？
请再指点

mengzhuhao

为了看的清楚
我关闭了top显示  欢迎讨论

Allen

如果你的电容很多，你可以直接把两个一起并起来放置，放在孔的两边就行。

mengzhuhao

原帖由 allen 于 2007-10-30 20:33 发表
如果你的电容很多，你可以直接把两个一起并起来放置，放在孔的两边就行。

本人愚 能给一个图示吗 可能更好理解

Allen

不好意思，我看错了，我以为你一个PIN要放2个电容。你的图没有什么问题，不过你也可以摆成下图这样：
9 O- Q( l; f* P% \
9 G! p6 J) E4 f3 X+ ^  f* W7 \5 V8 Z8 w

mengzhuhao

原帖由 allen 于 2007-10-30 21:41 发表
不好意思，我看错了，我以为你一个PIN要放2个电容。你的图没有什么问题，不过你也可以摆成下图这样：

/ g, t0 n% s. m: z) l0 }9 Y709

看上去比我的要好啊！！！
$ m' ^. w; s$ \8 F* J7 _" J
强一个字

mengzhuhao

原帖由 zqy610710 于 2007-11-1 11:14 发表
0 a0 P. a4 l! y. ]! W& f应该先把地、电的靠那个打上再走线，如果你的线比较多的话，就没有地方打孔了，而且即使有地方打孔，到时也要调好多线，反而会浪费时间和精力。

多谢指点！

hygneu

vcc- pin -gnd 的环路面积要小