一组16路的lvds总线，频率为96m，在放置收端100欧电阻有什么要求呢？

bluefoxde

一组16路的lvds总线，频率为96m，在放置收端100欧电阻有什么要求呢？
) P: r+ e1 M+ J4 V5 |3 c具体问题描述如下：
' S% i% f" o" M1 V我在检查pcb时发现，100欧的电阻到收端的距离差别较大（最大1cm），但是由于FPGA的正面无法放置，只能在背面。
而背面首先是滤波电容。LVDS总线收端电阻只能放置在FPGA的边上，这样导致了电阻到收端的距离差别较大，高手请
  x8 q1 q3 W; z5 J( T! F发表看看，该布局是否有问题，多谢！！！

pcb007

1CM约400mil，感觉问题不大，但要注意：
; B1 Y" s2 g& j. j* }% z（1）LVDS要先经过电阻再到接收端；
- p9 K1 U( ~' m$ w（2）LVDS的2根线要等长。

liqiangln

100欧的电阻到收端的距离差别较大（最大1cm），
就是接收pin到电阻的距离，最大的距离是1CM，建议pin到电阻的距离等长，总差分线也等长。

bluefoxde

多谢大家的建议，在layout时我会注意的。