布局时,如果要删除某个或多个元器件,是否一定得重导入网表?

longzhiming

也就是是否一定得在电路图里删除重生网表后再导入,还是说用Delete就可以了,而不影响以后布线出板图呢?

zhuyt05

在原理图里删，重新导入网表。如果在PCB中删除某个Symbol，实际上这个被删的symbol跑到未放置symbol里去了，下次放symbol时还会再次放置

polo12345678901

zhuyt05 发表于 2011-1-10 15:50
. m4 |; w8 O' w; u8 W# j在原理图里删，重新导入网表。如果在PCB中删除某个Symbol，实际上这个被删的symbol跑到未放置symbol里去了， ...

7 [5 c% T8 H- T( V) G) V5 l$ Z& @正解

lequwudi

学习.......

longzhiming

谢谢，看来麻烦啊，PADS里PCB部分有ECO(工程更改）功能，allegro里没有？

leavic

可以：
, r4 ?6 U5 [, b4 V第一步：setup-user prerefrence-logic,勾选logic edit enable
第二步：logic-partlogic，选中某个元件，点右下方的delete按钮
  f, N- y( {; A8 s6 }) z
" g/ {( X* y& }! A. M搞定！

xiang

学习了

neg

学习了，同时我还想问一下，allegro中有没有交换net的命令，就像pads ECO  里面的swap  pin？