EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
高速电路信号完整性分析 & m6 Q( I1 O6 R) m) l- j2 H
; i; K. D& P N, i6 u, H. c# {
" f7 b5 E k- P3 }* L) w6 S3 G/ S4 i0 r R Z% N
- W# l5 Z5 F6 ?8 y
摘要2 D3 ^; C X0 g. u! v. ~
' A& s8 M& Z$ z4 _
随着现代电子技术的迅速发展，高速电路的应用范围也在日益扩大，系统时钟频率在迅速提高。由于上升时间的加快和电路集成度的不断增加，印制电路板的线迹互连和板层特性对系统电气性能的影响越来越突出，引发了很多信号完整性问题。
# X# B- }& \" q8 W1 l; m
! ^4 s3 S# c4 Q: ^6 G$ @互连关系在低频电路设计中可视为集总参数，线迹互连和板层特性的影响可以不考虑。但是，高速电路中的互连线已经成为具有分布参数的传输线，印制电路板材料的介电常数也影响着电路系统的性能，从而出现反射、串扰、和同步开关噪声等信号完整性问题，造成了信号失真、时序混乱、数据错误以及系统误触发等严重的后果。信号完整性理论的逐步完善为解决这些问题提供了理论依据，而仿真软件的发展则给电路设计者提供了一把利刃。用基本理论作指导，仿真软件为工具，就可以在产品生产之前尽可能早地发现信号完整性问题隐患，最大限度地减少因为信号完整性问题而导致的产品设计失败的概率，使产品一次开发成功成为可能，大大缩短开发周期，降低开发成本。
, F! l% u9 t, U% a7 k- |+ P! Z) J. F' R5 [9 o+ ^
, D* y1 O. j. H; j
0 l; J& i8 f- {7 W6 f9 k% y! X8 S
; h! v! g* c$ ]! Q" F | 
/1 
发表于 2020-11-11 14:49