找回密码
 注册
关于网站域名变更的通知
查看: 1391|回复: 17
打印 上一主题 下一主题

MOSFET的开关电压Vgs

  [复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2020-12-17 14:05 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
如题。请问一下,MOSFET的手册里面哪个参数能看的出来,当其作为开关管,完全打开的时候,Vgs的电压?+ i* Q% M. u' F' Q2 t/ y: T9 \
同事跟我讲,默认12V大多数都可以完全打开(NMOS)。低于12V就有点悬,MOS打开不完全,会导致Rds的电阻过大,mos管发热。所以他现在设计的电路图,基本上都是12V打开MOS管。举个例子,如下图, z8 S- [# ?: X) v9 w1 R, v! k
- w, x8 U& x4 t; @

该用户从未签到

推荐
发表于 2020-12-17 14:36 | 只看该作者
用12V控制一个3.3V??这MOS不损坏么

点评

bow
这个不会,GS不超过20V没事。他这个用NMOS当Pmos使用,只能抬高栅极电压  详情 回复 发表于 2020-12-17 14:41

该用户从未签到

推荐
发表于 2020-12-17 14:19 | 只看该作者
你这个电路实际Vgs没有12V,还会通过电阻把12V引入3.3V,不会有隐患吗?
  • TA的每日心情
    奋斗
    2020-4-9 15:05
  • 签到天数: 6 天

    [LV.2]偶尔看看I

    推荐
    发表于 2021-2-24 13:28 | 只看该作者
    本帖最后由 topwon 于 2021-2-24 13:31 编辑 ( x0 q8 N5 ]6 Z- @# G

    1 s4 y3 a  k+ a/ |不同型号的MOS管这个参数是可能不同的,具体看Vgs这一项,而且要注意两个参数,一个是Vgsth,要保证导通则要大于这个值。一个是Vgs的Absolute Maximum Rating,要确保任何时候都不能超出这个范围,否则管子就容易坏。比如2N7002的Vgsth差不多是2.5V,所以设计时要让Vgs电压超过2.5V一般就可以了。而Vgs的Absolute Maximum Rating是-30~30V,那就绝对不能让Vgs超过30V。
    * N% j, O$ E7 [: X

    该用户从未签到

    4#
    发表于 2020-12-17 14:41 | 只看该作者
    rural 发表于 2020-12-17 14:36
    . ]* e6 Y) k; b$ ?用12V控制一个3.3V??这MOS不损坏么
    ; V! r  g  p9 N' Z9 H0 J( A2 F! f
    这个不会,GS不超过20V没事。他这个用NMOS当Pmos使用,只能抬高栅极电压
    3 O* c' }$ S( d; {* {
  • TA的每日心情
    难过
    2021-7-6 15:55
  • 签到天数: 48 天

    [LV.5]常住居民I

    5#
    发表于 2020-12-17 15:26 | 只看该作者
    玄学   ?没有这种说法吧,根据系统电源信号电压需求控制的吧 随便电压都行吧  只要管子合适
  • TA的每日心情
    奋斗
    2023-2-28 15:46
  • 签到天数: 77 天

    [LV.6]常住居民II

    6#
    发表于 2020-12-17 15:49 | 只看该作者
    没看懂控制端和输出之间为什么要加10K电阻?

    点评

    下拉作用的  详情 回复 发表于 2021-3-9 14:44
  • TA的每日心情
    奋斗
    2020-3-27 15:01
  • 签到天数: 1 天

    [LV.1]初来乍到

    7#
    发表于 2020-12-17 16:14 | 只看该作者
    本帖最后由 momokoko 于 2020-12-17 16:29 编辑 3 v2 X% Z5 \0 m, Z7 R  ^% R

    % W1 V, ^0 w& a& a" d' x% mVGS(th)max=2.5V。MOS管开启时,VG=(12V-3.3V)*10k/(10k+1k)=7.9V,VGS=VG-VDD3.3V=4.6V。反推,图中+12V最小需要9.68V才能保证打开MOS管。不过R232 mos管栅源极的下拉电阻一般是下拉到GND,给mos管栅极积累的电荷提供泄放回路。第一次见这个电阻接在栅极和源极之间。
  • TA的每日心情
    开心
    2021-1-29 15:20
  • 签到天数: 9 天

    [LV.3]偶尔看看II

    8#
    发表于 2020-12-18 08:33 | 只看该作者
    这种接法有问题,+12V会通过1k、10k电阻漏电到VDD3.3V,后面的东西危险了,具体的Vgs要去看规格书,一般3V左右可以完全打开了。
  • TA的每日心情
    开心
    2021-2-25 15:13
  • 签到天数: 22 天

    [LV.4]偶尔看看III

    9#
    发表于 2020-12-18 15:31 | 只看该作者
    Vgs满足要求即可,10k接法不对

    该用户从未签到

    11#
    发表于 2020-12-19 14:59 | 只看该作者
  • TA的每日心情
    慵懒
    2021-6-4 15:01
  • 签到天数: 31 天

    [LV.5]常住居民I

    12#
    发表于 2021-2-23 16:58 | 只看该作者
    之前看过NMOS完全导通是要10-15V的

    该用户从未签到

    15#
    发表于 2021-2-24 16:05 | 只看该作者
    哪个同事给你讲的啊,书里面有讲呀,看一下原理就知道看哪个参数了呀,你这个是NMOS,电阻不是这么接的呀,NMOS一般接靠地那一边,也就是你的那个vdd3.3vz要接到地上的呀,不然后GS电压达不到,不导通的,如果当电源得用PMOS,放在电源上,G接到电源上,如果导通接到地上就可以了,
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-7-20 19:59 , Processed in 0.140625 second(s), 33 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表