任何定义跳线模型和DDR PCB仿真中PIN Delay

ccxjyf

@dzkcool，杜老师请教一下：1.sigrity里面component manager里面有一个四PIN跳线（1和2，3和4通，用于跳线接通电源），进行eidt model时Definition该如何定义，目的是让跳线非常小的阻抗通，或者有哪些资料可以参考。

* a% ?* O5 L( @( z! h2.在DDR的sigrity PCB仿真中，如果存在pin delay该如何处理。
( x$ I" S- B; j' y" `" U9 A& o谢谢。
8 m2 `* J  c- n

peiyuanqing

同样的困惑，搬马扎等答案

dzkcool

按Spice网表的方式定义即可，例如
- ^) H' l. n; xR1 1 2 0.1
R2 3 4 0.1

ccxjyf

dzkcool 发表于 2021-1-12 11:15
. \7 O% w+ s, Z5 x. y按Spice网表的方式定义即可，例如
4 {9 R* y. T% NR1 1 2 0.1
3 Q6 D  ?4 x5 D% y- q, G7 rR2 3 4 0.1

非常感谢。pin delay会不会包含在芯片的model当中？

dzkcool

一般不会，如果能拿到芯片的S参数文件，可以用SystemSI做