数字处理器封装工艺流程设计

silenced

由于系统小型化要求，数字处理分机由原来的机箱缩小为一个表贴器件。通过选用裸芯片采用 SIP 封装的形式，把集成电路 ADC 芯片、ASIC、存储芯片和各类无源元件如电容、电感等集成到一个多层基板上。以现有混合集成技术为基础，主要研究器件装配工艺选择，对于关键器件，采用电磁仿真软件模拟装配方式对性能的影响。通过有限元仿真，分析芯片的散热需求；并详细探讨了基板材料对封装器件散热的影响。

: X# Q9 A. b4 f" O引言
随着电子装备一体化需求，对分系统、模块的体积、质量提出了更高的要求，轻质化、小型化、系统化是未来的整机发展趋势。在微波技术领域中，以 MMIC、RFIC、LTCC、MEMS 等技术为主体，辅之以部分芯片离散元件，采用高密度的 MCM 技术，面向芯片内系统（SOC）和封装内系统（SIP），将微机电、数字电路、中视频 IC、射频和微波电路集成在很小的电路单元内，形成一个微系统，以实现微波前端变频和数字处理功能。

从形态上来看，微系统产品分两个层次。一是芯片集成微系统，指以系统架构和算法为核心，以先进微电子、光电子、微机械为基础，融合集成的集传感、处理、通信、执行、微型电源供电等功能一体的、具有某种系统功能的、芯片级规格的微小型系统，芯片集成微系统是微系统的高级阶段如图 1 所示；二是功能集成微系统，指以系统架构和算法为核心，以微电子、光学（或光电子）、MEMS/NEMS 等技术为基础，从系统工程的角度出发，通过跨学科多专业融合集成设计，采用 SoC/SiP 以及系统级封装集成制造，实现某种系统功能的微型或小型产品。功能集成微系统（如图 2 所示）能较灵活应用各种不同芯片资源和封装互连优势，优化系统性能，避免重复封装，可以缩短开发周期、降低成本并提高了集成度，是当今及今后较长时间的产品形态 。

图 1　芯片集成微系统

图 2　功能集成微系统

! z+ [. t1 a3 C现以小型化数字接收机为例，产品由原来一个机箱大小的数字化接收机，通过小型化设计，整体缩小为一个具有同等功能的 SiP 封装表贴器件，长宽大小不超过 50 mm。设计上采用可寻的商业化芯片，自行设计专用芯片，把电路 ADC、ASIC 和无源元件如电容、电感集成到一个封装体内，实现数字信号处理功能。在有限的空间内，采用原有的混合集成器件加电缆集成的方式，体积上不满足要求。须采用多层基板加裸芯片集成的方式，本文重点对芯片集成和散热两方面考虑，研究芯片装配工艺。通过仿真软件 HESS、ANSYS 进行电、热性能仿真，根据仿真结果，确定芯片的装配方式，并选择适宜的基板材料，实现小型化数字处理器的装配工艺设计。

1 数字处理器封装工艺流程设计

根据数字处理器设计方案，以多层电路为布线基板，承担芯片物理载体和信号传输的功能。所有控制和信号在基板层内完成，芯片等元器件器件通过表贴、倒装和贴装集成在基板上。基于设计图纸，装配工艺流程设计如下：SMT 贴装→回流焊→芯片安装(粘接后引线键合 / 倒装贴片)→等离子清洗→丝焊→封盖→植球→回流焊→表面打标→测试→包装。该工艺流程中，芯片与基板间的装配，有倒装和贴装两种方案可选，其他工序由于无备选工艺方案，工艺流程可以确定下来。因此，该数字处理器工艺流程设计关键在于选择合适的芯片装配工艺方式。

2 G3 c# Q. a) B6 p0 r; }. w目前，芯片有两种装配方式，倒装和贴装。两种工艺比较，倒装焊的芯片价格昂贵，采购困难，不适合小批量生产模式，该工艺的使用范围较窄。但是，倒装焊工艺相比贴装后焊线连接，在性能、布线和散热上具备如下优势：

（1）倒装焊技术无引线键合焊盘中心距极限的问题；

（2）在芯片的电源 / 地线分布设计上可以给电子设计师提供更多的便利；

（3）通过缩短互联长度，减小 RC 延迟，为高频率、大功率器件提供更完善的信号；

（4）封装面积小；

（5）热性能优良，芯片背面可安装散热器。

鉴于倒装在性能和散热两方面的优势，而 ASIC 芯片功耗为 40 W，有较高的散热性要求，倒装芯片焊接可利用芯片背面与散热板接触散热，ASIC 产生的热可在短时间内通过散热板导出封装外，可降低芯片节温，确保芯片长期稳定工作。另一方面，ASIC 与 ADC 信号传输接口有几百个，采用倒装芯片可以减小封装尺寸，缩短传输路径，减少信号延迟时间，提高芯片性能。因此，考虑性能和散热因素，ASIC 芯片最佳方案是采用倒装贴片的装配方式。

对于 ADC 芯片，功耗约 1 W，对散热需求不明显。性能方面，通过 HESS 仿真，分别计算 ADC 倒装和贴装两种装配方式，对高速信号的完整性影响大小，如图 3、图 4 所示。图 5 是贴装后焊接不同跨距互连金丝对性能的影响。通过插损和回损大小，判定芯片合适的装配方式。

图 3　ADC 芯片倒装焊接

图 4　ADC 芯片基板金丝互连

图 5　ADC 芯片与基板不同跨距金丝互连

仿真结果如图 6、图 7 所示，在 0～2 GHz 频段内，倒装贴片插损小，可以忽略不计，ADC 倒装焊电性能达到最佳。芯片贴装后，金丝键合的插损随着引线跨距增加而增大，当跨距达到 1.4 mm 时，插损为 -0.2 dB。在 0～2 GHz 频段内，倒装贴片回损小于 -50 dB，贴装芯片随着金丝互连跨距加大，回损增加，1.4 mm 金丝互连在 2 GHz 回损约为 -15 dB。该器件插损要求大于 -0.2 dB，回损小于 -15 dB。因此，小于 1.4 mm 跨距金丝键合，丝焊仍满足性能要求。在 2 GHz 频段内，ADC 芯片倒装贴片和引线键合均可满足要求，鉴于 ADC 芯片散热要求低，金丝互连对性能影响小，采用贴装工艺，可节约成本，提高产品可装配性，因此该芯片采用贴装后金丝互连的方式装配。

图 6　插损

图 7　回损

3 W' }; l. h" M1 \6 l$ }2 v



9 |, x6 |5 m, B% ]  k* L

cscscwww

分析芯片的散热需求

rainsnow

金线键合的线再长一点有数据吗？

jane@2013

谢谢分享。学习学习

three

通过有限元仿真，分析芯片的散热需求；并详细探讨了基板材料对封装器件散热的影响。
- m& s3 K" {- k- x, N, @4 o