designer做tdr仿真的问题

caidayong723 · 发表于 2021-4-21 10:19

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

提取了一个链路的s参数，然后放到designer里做tdr仿真，发现选择不同的上升沿速率，得到的阻抗值是不一样的，上升沿速率会改变阻抗吗？

刘工在呢 · 发表于 2021-4-21 13:10

帮你顶一下

mggimg · 发表于 2021-4-22 12:02

看你实际的信号的上升沿是什么样的，是多少就按多少设，就好比飞机跑道跟普通马路，你的信号上升沿没那么高，就不需要考虑到路有多精细。

Memory00 · 发表于 2021-4-22 19:59

帮你顶一下

接SIPIEMC仿真 · 发表于 2021-4-26 11:07

是不一样的。如果没有提出使用什么上升时间，第三方测试一般默认150ps。软件仿真默认35ps。这个需要根据你的信号频率和你关注频段综合选择。一般信号会有高次谐波，高次频率如果处在EMC测试频率范围内，也需要考虑，一般认为需要考虑信号的10倍频率，所以上升时间取的是0.35/10/frequance。如果你的产品不考虑EMC，一般就按芯片发出的上升时间来做。

caidayong723 · 发表于 2021-4-27 09:21

13073470516 发表于 2021-4-26 11:07, r2 {( |* Z5 L
是不一样的。如果没有提出使用什么上升时间，第三方测试一般默认150ps。软件仿真默认35ps。这个需要根据你 ...

谢谢，我在实验高速查分线的阻抗匹配，谢谢您的意见

帐号		自动登录	找回密码
密码			注册

[Ansys仿真] designer做tdr仿真的问题

EDA365欢迎您登录！

点评

浏览过的版块

推荐内容 /1