新书《基于SiP技术的微系统》介绍及技术答疑帖！

li_suny

6 z' h/ K, |& S! H! H1 z( E近期，我出版了一本新书《基于SiP技术的微系统》。
( K0 _. J& R' t* `. b5 Y, d( \发这个帖子的目的是为了宣传一下这本书，另外，也通过这个机会和对SiP与先进封装技术感兴趣的工程师进行技术交流。

这本书共分为三大部分：概念和技术，设计和仿真，项目和案例，共30章内容。

' p0 X& R- }5 c, u第一部分针对SiP及先进封装技术的发展，以及作者多年经验积累和深入思考，提出了功能密度定律、Si3P和4D集成等原创概念，介绍了SiP和先进封装的最新技术，包含5章内容。
第二部分依据最新EDA软件平台，阐述了SiP及HDAP的设计仿真验证方法，涵盖了Wire Bonding、Cavity、Chip Stack、2.5D TSV、3D TSV、RDL、Fan-In、Fan-Out、Flip Chip、分立式埋置、平面埋置、RF、Rigid-Flex、4D SiP设计，多版图项目及多人协同设计等热点技术，以及SiP和HDAP的各种仿真，电气验证和物理验证，包含16章内容。
第三部分介绍了不同类型SiP实际项目案例的设计仿真和实现方法，包含9章内容。
本书通过原创概念、热点技术、实际案例的结合，讲述了SiP从构思到实现的整个流程，并使读者从中获益。
本书适合SiP用户、先进封装用户，PCB高级用户，对SiP和先进封装感兴趣的设计者和课题领导者，以及寻求系统小型化、低功耗、高性能、高可靠的科技工作者。

) c$ y( S* p# ^6 h* h" l新书详细介绍文章

& @4 q& l6 H7 \

! `$ F( z+ A8 _: x无论是对本书中的内容，还是对SiP和先进封装设计过程中有疑问，都可以跟帖提问，我也会尽可能及时给予回复！
) ?: r5 J' W& `& a- X! e. ]6 C& v


8 K9 K0 P/ G6 y0 Y+ I8 ]& \

li_suny

  b! B3 Z( G1 t6 h' r4 S
今天参加SiP大会（上海站），会议现场600+人，在线观众6000+，真是一场行业盛会！

/ x6 ]' \* |: ^' ~1 m
, N9 d. R8 c2 L) A+ C  k; l

0 ?. j( _/ q" k8 B
+ @* n2 |* R% [# t

li_suny

9 U/ G' ~$ _6 Z9 M/ p
大会主办方专门从电子工业出版社订购了一批新书，作为送给嘉宾的礼品！
2 [9 G: p' ^! U) r* s
  P6 h. m# }; ]) ?  L! G+ P: D

9 t$ S. g- f  Q5 S& u# u
/ Z' b9 y& ^3 A- y" L( n1 c

! `: H9 L" \, V" t; o

li_suny

《基于SiP技术的微系统》目 录  

2 B; P+ |- @# {: ?) G0 c  o第1部分　概念和技术
第1章 从摩尔定律到功能密度定律 3
1．1 摩尔定律 3
1．2 摩尔定律面临的两个问题 4
1．2．1 微观尺度的缩小 4
" h. v4 n; }5 F1．2．2 宏观资源的消耗 6
! M! N3 d! r+ `8 n7 D4 d0 V1．3 功能密度定律 10
9 @& o. p* F! s' E) K( V1．3．1 功能密度定律的描述 10
1．3．2 电子系统6级分类法 11
1．3．3 摩尔定律和功能密度定律的比较 13
1．3．4 功能密度定律的应用 14
1．3．5 功能密度定律的扩展 17
1．4 广义功能密度定律 17
1．4．1 系统空间定义 18
# c' H% d! q6 a: S1．4．2 地球空间和人类宇宙空间 18
1．4．3 广义功能密度定律 20
8 c# {" |: o1 o' r% I' u( [第2章 从SiP到Si3P 21
2．1 概念深入：从SiP到Si3P 21
5 s/ s  F: F2 i& b! h, d/ h2．2 Si3P之integration 23
2．2．1 IC层面集成 23
2．2．2 PCB层面集成 26
3 l, D0 N# @1 U$ F# O8 Q% P$ L* S2．2．3 封装层面集成 28
2．2．4 集成（Integration）小结 30
; N. l  ~/ N+ w" u' k2 @: ?" W2．3 Si3P之interconnection 31
9 ?7 L' ?/ X* h9 r! K- O' Q2．3．1 电磁互联 31
2．3．2 热互联 36
0 k) e5 O  p% J) t6 V+ n: |; W7 y' a# [( {+ T2．3．3 力互联 37
) R- h  A3 J+ {. y4 ]; R2．3．4 互联（interconnection）小结 39
2．4 Si3P之intelligence 39
7 B4 B# T3 p: e1 F3 u" J2．4．1 系统功能定义 40
# _7 i1 f: {# p5 o! H; s  E4 i2．4．2 产品应用场景 41
2 ?) ?0 K- x' ~( Q2．4．3 测试和调试 41
2．4．4 软件和算法 42
8 T( X: m: m6 x3 j# B1 R8 F2．4．5 智能（intelligence）小结 44
2．5 Si3P总结 44
2．5．1 历史回顾 44
- y# S. a0 m  @& E# D: [2．5．2 联想比喻 45
2．5．3 前景预测 46
第3章 SiP技术与微系统 47
4 I- v: |+ w1 D) a2 m! `3．1 SiP技术 47
3．1．1 SiP技术的定义 47
3．1．2 SiP及其相关技术 48
3．1．3 SiP还是SOP 50
3．1．4 SiP技术的应用领域 51
) ?" Z: L( F8 Q& m. @5 i0 W3．1．5 SiP工艺和材料的选择 55
7 ~  u! d' m$ T3．2 微系统 57
3．2．1 自然系统和人造系统 57
; N- b, e1 a. U7 R3．2．2 系统的定义和特征 58
1 g1 n7 g4 e, m& d$ e5 J) i3．2．3 微系统的新定义 59
第4章 从2D到4D集成技术 61
4．1 集成技术的发展 61
: L: _2 \9 O9 Y( T+ i; P4．1．1 集成的尺度 61
8 g5 \3 g# S3 J- F! g4．1．2 一步集成和两步集成 62
4．1．3 封装内集成的分类命名 63
/ O( ^! l) J1 D( k+ O, m" e4．2 2D集成技术 64
4．2．1 2D集成的定义 64
, f, w9 M; N; }. ~  ^8 i4．2．2 2D集成的应用 64
4．3 2D+集成技术 65
4．3．1 2D+集成的定义 65
4．3．2 2D+集成的应用 66
4．4 2．5D集成技术 67
% Q! Y& p1 m; v+ G" L- @0 t4．4．1 2．5D集成的定义 67
0 C+ P+ d% ]0 ^+ b; Z4．4．2 2．5D集成的应用 67
7 N' R6 c; @, e4．5 3D集成技术 68
4．5．1 3D集成的定义 68
4 D! h# H( Q; g' [  j4．5．2 3D集成的应用 69
) o! z7 T' B3 L3 L# G4．6 4D集成技术 70
' G7 `( S7 M, O4 l' ]' a$ W6 ]! @8 f1 i4．6．1 4D集成的定义 70
4．6．2 4D集成的应用 71
+ R% ~2 q$ L. O9 u5 Q! U: B- A: h7 w4．6．3 4D集成的意义 73
( A7 S9 M5 X) k3 b- P0 N4．7 腔体集成技术 73
4．7．1 腔体集成的定义 73
/ j* y1 M) ~, e! H  d% C- r% q4．7．2 腔体集成的应用 74
9 `6 O+ Z9 T& V. J# N4．8 平面集成技术 76
4．8．1 平面集成技术的定义 76
4．8．2 平面集成技术的应用 76
, V( F& n% i% j4．9 集成技术总结 78
6 h0 t9 v% O( H! r6 q" a& j第5章 SiP与先进封装技术 80
5．1 SiP基板与封装 80
' \! Q) A1 Z) M# _, K5．1．1 有机基板 80
5．1．2 陶瓷基板 82
/ k- x+ g% r' T$ F$ [  J' c: D  e: |5．1．3 硅基板 85
5．2 与先进封装相关的技术 85
5．2．1 TSV技术 86
5．2．2 RDL技术 87
0 m) @% z' q( I+ W2 W5．2．3 IPD技术 88
5 g* |, T* _0 V: h! ~5．2．4 Chiplet技术 89
5．3 先进封装技术 92
5．3．1 基于XY平面延伸的先进封装技术 93
5．3．2 基于Z轴延伸的先进封装技术 96
: M1 @8 ]1 @* G2 D+ E5．3．3 先进封装技术总结 103
* U% w. r. i) e% b/ @& c5．3．4 先进封装的四要素：RDL、TSV、Bump和Wafer 104
' O3 b" W  [$ r8 w; R; v5．4 先进封装的特点和SiP设计需求 105
5．4．1 先进封装的特点 105
: ~9 X) K0 ?1 N7 T2 }, C; l5．4．2 先进封装与SiP的关系 106
( j/ p" d- _5 U0 G5．4．3 先进封装和SiP设计需求 107
6 `& B2 A/ `/ I0 c' P第1部分参考资料及说明 108

) o9 s* r+ f/ ~2 `4 U第2部分 设计和仿真
第6章 SiP设计仿真验证平台 111
  g9 V) k/ j7 E, v3 I* o  W% s! \6．1 SiP设计技术的发展 111
% z# q" }; x* m! v* W1 a( r- z6．2 SiP设计的两套流程 112
6 u$ g1 E1 R% G7 n" P6．3 通用SiP设计流程 112
. u$ F) n" R( a1 m. L6．3．1 原理图设计输入 112
) ^% i/ [7 G6 v5 c8 h% C* P6．3．2 多版图协同设计 112
6．3．3 SiP版图设计9大功能 113
' z" A* e" x8 k6 {7 B! x6．4 基于先进封装HDAP的SiP设计流程 118
/ j# R$ j# d- E5 X0 N9 d6．4．1 设计整合及网络优化工具XSI 119
$ P& c, |( H4 g5 \$ A/ E0 O( f6．4．2 先进封装版图设计工具XPD 120
6．5 设计师如何选择设计流程 121
+ t# P) G1 L$ k6 V8 h. c6．6 SiP仿真验证流程 122
6．6．1 电磁仿真 122
6．6．2 热学仿真 124
6．6．3 力学仿真 125
# V. V& v9 c1 Z: V  `! V$ d6．6．4 设计验证 125
6．7 SiP设计仿真验证平台的先进性 127
% k2 B6 n% T& D$ V/ z9 ^2 N) K( }第7章 中心库的建立和管理 129
; [, I! z' J6 v( y+ Z7．1 中心库的结构 129
7 W' h* _. D; P8 R% F  X8 v" m7．2 Dashboard介绍 130
7．3 原理图符号（Symbol）库的建立 131
7．4 版图单元（Cell）库的建立 136
7．4．1 裸芯片Cell库的建立 136
7．4．2 SiP封装Cell库的建立 141
; M1 T4 w2 K/ b; L1 u% X7．5 Part库的建立和应用 145
7．5．1 映射Part库 145
7 E* I. W& D8 h! o( X7．5．2 通过Part创建Cell库 147
7．6 中心库的维护和管理 148
4 s) T* s+ n! [9 ]7．6．1 中心库常用设置项 149
0 _6 Y0 t1 E" F! V; B4 x; A$ ~: r) D7．6．2 中心库数据导入导出 149
% F5 E. R4 Z' P3 J! Y  |$ D第8章 SiP原理图设计输入 152
* O- f) D( E( L: L8．1 网表输入 152
8．2 原理图设计输入 154
8．2．1 原理图工具介绍 154
8．2．2 创建原理图项目 162
2 |  U+ q7 K+ o) e8 j8．2．3 原理图基本操作 163
* J! b" Q& c2 ~' \8．2．4 原理图设计检查 167
8．2．5 设计打包Package 169
2 W7 s  H. o  V7 J8．2．6 输出元器件列表Partlist 172
8．2．7 原理图中文菜单和中文输入 173
+ X9 i" K" ]4 W# O8．3 基于DataBook的原理图输入 175
# ]. T' ]" M3 j/ T8．3．1 DataBook介绍 175
8．3．2 DataBook使用方法 176
& w" m- M2 O( f% B  i0 F& d$ @8．3．3 元器件属性的校验和更新 178
8．4 文件输入/输出 179
8．4．1 通用输入/输出 179
8．4．2 输出到仿真工具 181
/ J: R$ H9 D( g第9章 版图的创建与设置 183
9．1 创建版图模板 183
9．1．1 版图模板定义 183
) v6 ], U4 |0 C/ y8 Y9．1．2 创建SiP版图模板 184
6 k2 p& I: k5 m4 N9．2 创建版图项目 194
9．2．1 创建新的SiP项目 194
9．2．2 进入版图设计环境 195
9．3 版图相关设置与操作 196
9．3．1 版图License控制介绍 196
1 z8 K& \% a: S. n3 `$ F9．3．2 鼠标操作方法 197
9．3．3 四种常用操作模式 199
9．3．4 显示控制（Display Control） 202
% X2 k. t0 F# c) m  X9．3．5 编辑控制（Editor Control） 207
9．3．6 智能光标提示 213
3 i3 n; D6 C2 z1 ~  r9．4 版图布局 213
) n# R# }1 {' ^9．4．1 元器件布局 213
9．4．2 查看原理图 217
9．5 封装引脚定义优化 218
9．6 版图中文输入 218
第10章 约束规则管理 221
2 g7 w' d' I1 P10．1 约束管理器（Constraint Manager） 221
10．2 方案（Scheme） 222
10．2．1 创建方案 223
10．2．2 在版图设计中应用Scheme 223
10．3 网络类规则（Net Class） 224
10．3．1 创建网络类并指定网络到网络类 224
+ ^2 w, h+ [0 J# P0 W$ g10．3．2 定义网络类规则 225
10．4 间距规则（Clearance） 226
- F4 Q2 j& P: H4 W/ Y10．4．1 间距规则的创建与设置 226
" P6 x7 p- k% j; k10．4．2 通用间距规则 227
- }  R3 \9 c7 _9 E* A" Q10．4．3 网络类到网络类间距规则 228
  t6 K! N2 ~5 q10．5 约束类（Constraint Class） 229
10．5．1 新建约束类并指定网络到约束类 229
10．5．2 电气约束分类 230
" r7 `6 J- b9 |7 F10．5．3 编辑约束组 231
10．6 Constraint Manager和版图数据交互 232
10．6．1 更新版图数据 232
10．6．2 与版图数据交互 233
6 {- V' \: d: w" p10．7 规则设置实例 233
+ w: u  k7 y+ S9 R# |10．7．1 等长约束设置 233
10．7．2 差分约束设置 236
5 z8 W" m  a+ @. W& H( h10．7．3 Z轴间距设置 237
* V' }  U6 S, P* {# W' C* m第11章 Wire Bonding设计详解 239
& m) w3 N8 d% V  G: A! C7 m4 u11．1 Wire Bonding概述 239
/ J) |5 N$ g  }3 w2 V11．2 Bond Wire 模型 240
8 s, G% |) W+ M+ a, T8 P# l$ z. |* t11．2．1 Bond Wire模型定义 241
11．2．2 Bond Wire模型参数 245
11．3 Wire Bonding工具栏及其应用 246
( M' e0 N1 d7 T0 E# p# ]11．3．1 手动添加Bond Wire 246
11．3．2 移动、推挤及旋转Bond Finger 247
11．3．3 自动生成Bond Wire 248
11．3．4 通过导引线添加Bond Wire 249
11．3．5 添加Power Ring 251
: T4 [0 d7 `2 J! R11．4 Bond Wire规则设置 252
, q1 L# j$ y3 y# T# W7 Y11．4．1 针对Component的设置 253
( G+ F/ Q2 G$ Z3 m+ v) d0 x& n11．4．2 针对Die Pin的设置 256
4 ~7 _; g: F) H+ c! I11．4．3 在Die Pin和Bond Finger之间添加多根Bond Wire 258
11．4．4 从单个Die Pin扇出多根Bond Wire到多个Bond Finger 258
11．4．5 多个Die Pin同时键合到一个Bond Finger上 259
11．4．6 Die to Die Bonding 259
11．5 Wire Model Editor和Wire Instance Editor 261
第12章 腔体、芯片堆叠及TSV设计 265
+ \7 y! F: b: k! M! a/ X3 B12．1 腔体设计 265
12．1．1 腔体的定义 265
% |- d! r0 W$ e" \$ F3 t12．1．2 腔体的创建 267
12．1．3 将芯片放置到腔体中 269
! W% L7 |# U' h12．1．4 在腔体中键合 270
( Z( r$ D7 ~' G2 I( c7 x" F' Q1 V: ]12．1．5 通过腔体将分立式元器件埋入基板 271
2 O+ _4 z6 B6 H. z. B4 N12．1．6 在Die Cell中添加腔体实现元器件埋入 273
4 Y. ^* r7 F6 a7 c$ _12．2 芯片堆叠设计 275
12．2．1 芯片堆叠的概念 275
$ r/ k3 v4 T! w& c1 ?12．2．2 芯片堆叠的创建 276
12．2．3 并排堆叠芯片 277
" e+ G+ X# B! o0 m  p7 {# u12．2．4 芯片堆叠的调整及键合 278
12．2．5 芯片和腔体组合设计 279
  s( x* [  [' m2 G4 c12．3 2．5D TSV的概念和设计 281
12．4 3D TSV的概念和设计 281
% Q0 s; U! M8 {2 ^1 [12．4．1 3D TSV的概念 281
3 r( i0 |8 R6 o6 g! ~6 {: Q6 ]12．4．2 3D TSV Cell创建 283
% x4 k' B1 I: _' A# J+ _+ V12．4．3 芯片堆叠间引脚对齐原则 284
& n8 T7 a: K0 [& L* t12．4．4 3D TSV堆叠并互联 284
12．4．5 3D 引脚模型的设置 286
12．4．6 网络优化并布线 287
12．4．7 DRC检查并完成3D TSV设计 289
* N" t  P$ `( @+ z9 p! M* f3 f/ a第13章 RDL及Flip Chip设计 291
13．1 RDL的概念和应用 291
13．1．1 Fan-In型RDL 292
! G+ `+ y2 u' D6 `13．1．2 Fan-Out型RDL 293
13．2 Flip Chip的概念及特点 294
2 ?% [- R9 x1 N( p13．3 RDL设计 295
# x' ~5 S) W+ {1 \13．3．1 Bare Die及RDL库的建立 295
  U1 L6 ~( p6 k- |13．3．2 RDL原理图设计 297
4 w/ z+ ^1 Q8 R; g$ |4 l13．3．3 RDL版图设计 297
13．4 Flip Chip设计 301
13．4．1 Flip Chip原理图设计 301
13．4．2 Flip Chip版图设计 302
) O; T/ Y1 P5 Q第14章 版图布线与敷铜 307
14．1 版图布线 307
8 @7 ^8 ]& }( f14．1．1 布线综述 307
& }! w2 B5 z7 k7 N. X& |! o, D2 O14．1．2 手工布线 307
% f" }' l2 }- V- Y14．1．3 半自动布线 312
14．1．4 自动布线 315
14．1．5 差分对布线 316
14．1．6 长度控制布线 319
* n+ b9 i- I( K+ g6 h0 T3 L14．1．7 电路复制 323
14．2 版图敷铜 325
, d$ r4 g0 [/ @  z" V14．2．1 敷铜定义 325
14．2．2 敷铜设置 325
14．2．3 绘制并生成敷铜数据 328
14．2．4 生成敷铜排气孔 331
14．2．5 检查敷铜数据 333
第15章 埋入式无源器件设计 334
# e7 g' T" F3 b: X( k, @15．1 埋入式元器件技术的发展 334
15．1．1 分立式埋入技术 334
8 p" w1 _7 e6 g0 K0 F15．1．2 平面埋入式技术 336
15．2 埋入式无源器件的工艺和材料 336
- v3 e3 E2 l/ u4 y( N( R" q- ?15．2．1 埋入工艺Processes 337
15．2．2 埋入材料Materials 342
15．2．3 电阻材料的非线性特征 346
, c8 J8 ?  L) H# v15．3 无源器件自动综合 347
4 d# K  A$ ]9 U. R; B. f15．3．1 自动综合前的准备 347
3 C& t  L# E, }9 y7 |0 p15．3．2 电阻自动综合 349
0 y- c! C/ @& u# ]2 H: a# j: B) z15．3．3 电容自动综合 353
15．3．4 自动综合后版图原理图同步 357
第16章 RF电路设计 359
% l7 K1 `5 n( C: b4 E7 S. k16．1 RF SiP技术 359
8 A5 k( Y( H4 F9 `) }0 l16．2 RF设计流程 360
3 Q- y8 J2 r+ R. ~! v( |16．3 RF元器件库的配置 360
( M$ v# @) @/ ]- X! A4 a16．3．1 导入RF符号到设计中心库 360
16．3．2 中心库分区搜索路径设置 361
. e  z3 w, y+ H& c+ u/ V! H16．4 RF原理图设计 362
16．4．1 RF原理图工具栏 362
  D. [9 ~0 O- G" [0 V5 J! X16．4．2 RF原理图输入 364
16．5 原理图与版图RF参数的相互传递 365
16．6 RF版图设计 368
16．6．1 RF版图工具箱 368
1 ~  f3 m4 a* G' f' D16．6．2 RF单元的3种类型 369
16．6．3 Meander的绘制及编辑 370
16．6．4 创建用户自定义的RF单元 372
7 A; u7 `) h0 P9 _& S16．6．5 Via添加功能 374
16．6．6 RF Group介绍 376
0 p0 y' U% `# X3 B& m7 Q* _16．6．7 Auto Arrange功能 377
16．6．8 通过键合线连接RF单元 377
6 k6 O- S$ a' O1 j: ?# U$ n16．7 与RF仿真工具连接并传递数据 378
16．7．1 连接RF仿真工具 378
16．7．2 原理图RF数据传递 380
& Q+ v  L& H/ c( N! e. x16．7．3 版图RF数据传递 381
" _+ L1 h" A: u) N* {3 [第17章 刚柔电路和4D SiP设计 383
17．1 刚柔电路介绍 383
17．2 刚柔电路设计 384
17．2．1 刚柔电路设计流程 384
. r1 N# i1 c# s17．2．2 刚柔电路特有的层类型 384
6 D! s& M7 s# _$ c! x) l17．2．3 刚柔电路设计步骤 385
4 A0 d* {8 Y* R- C0 k7 X0 ^# u17．3 复杂基板技术 394
17．3．1 复杂基板的定义 394
2 Z; p: P4 H: ~0 x9 j1 f17．3．2 复杂基板的应用 394
17．4 基于4D集成的SiP设计 395
4 S) n% h4 B" I+ M9 Q7 l' i17．4．1 4D集成SiP基板定义 395
17．4．2 4D集成SiP设计流程 396
17．5 4D SiP设计的意义 400
$ a( N5 V8 J, P+ V8 R第18章 多版图项目与多人协同设计 401
18．1 多版图项目 401
18．1．1 多版图项目设计需求 401
) A+ G7 H) N* d5 S% K, x18．1．2 多版图项目设计流程 402
18．2 原理图多人协同设计 405
18．2．1 原理图协同设计的思路 405
18．2．2 原理图协同设计的操作方法 406
18．3 版图多人实时协同设计 409
18．3．1 版图实时协同软件的配置 411
" ]0 }: R1 w* C7 k# y18．3．2 启动并应用版图实时协同设计 412
8 A2 P0 U( |& u" ?' M第19章 基于先进封装（HDAP）的SiP设计流程 415
" W: J2 I+ B, l6 R6 x& h0 B19．1 先进封装设计流程介绍 415
19．1．1 HDAP设计环境需要的技术指标 415
19．1．2 HDAP设计流程 416
19．1．3 设计任务HBM（3D+2．5D） 417
& S' N2 r' ~+ a: C$ g$ o19．2 XSI设计环境 418
  t1 y5 H, p8 y2 S19．2．1 设计数据准备 418
7 t* [2 v2 \' z19．2．2 XSI常用工作窗口介绍 419
19．2．3 创建项目和设计并添加元器件 420
19．2．4 通过XSI优化网络连接 428
19．2．5 版图模板选择 429
19．2．6 设计传递 431
4 V. x+ m0 W2 m6 n; U; a  ~1 {$ M+ r19．3 XPD设计环境 432
1 Q  v9 y: N! q19．3．1 Interposer数据同步检查 432
! i( O! Y! b) T% _( W+ _- y19．3．2 Interposer布局布线 433
19．3．3 Substrate数据同步检查 434
19．3．4 Substrate布局布线 435
19．4 3D数字化样机模拟 436
& Q3 E( @0 g& R$ p! u+ z5 o19．4．1 数字化样机的概念 436
19．4．2 3D View环境介绍 437
* [8 p% q" Y* b, [; N, s$ R19．4．3 构建HDAP数字化样机模型 438
第20章 设计检查和生产数据输出 444
, ]. a; q( o# ?5 ?& R4 q( P- w20．1 Online DRC 444
20．2 Batch DRC 445
1 T# P8 o. F# i3 Q' ]( X. ~/ w20．2．1 DRC Settings选项卡 445
20．2．2 Connectivity and Special Rules选项卡 447
20．2．3 Batch DRC方案 448
6 l& l% V: p( F5 V. H20．3 Hazard Explorer介绍 449
20．4 设计库检查 453
. B( G2 A, H7 M* e7 Y# L% }20．5 生产数据输出类型 453
20．6 Gerber和钻孔数据输出 454
20．6．1 输出钻孔数据 454
20．6．2 设置Gerber文件格式 457
' F; J0 {2 |5 S# y8 e+ g$ m1 B20．6．3 输出Gerber文件 458
' ~& e& e5 o+ T4 ^20．6．4 导入并检查Gerber文件 460
3 ]2 T; x0 p" z( j) w2 ^* _# }! c20．7 GDS文件和Color Map输出 461
1 M3 h- n: r6 ]6 b5 k, k- R20．7．1 GDS文件输出 461
; X- w& U+ L/ g9 f; e20．7．2 Color Map输出 462
9 S0 h# F7 S# D& ^1 `" w2 I20．8 其他生产数据输出 463
20．8．1 元器件及Bond Wire坐标文件输出 463
# Q& ^/ {9 i2 v9 V- V  e. C20．8．2 DXF文件输出 465
( U" ]6 V2 x, g: x& c0 Z& v# ~20．8．3 版图设计状态输出 465
% m7 |7 v4 u5 I8 q20．8．4 BOM输出 466
+ c$ K! l$ S# M! k9 `' `第21章 SiP仿真验证技术 468
21．1 SiP仿真验证技术概述 468
- x7 x$ K9 W: b" n) d1 d2 L21．2 信号完整性（SI）仿真 469
21．2．1 HyperLynx SI 信号完整性仿真工具介绍 469
  }# s3 o) T9 I21．2．2 HyperLynx SI 信号完整性仿真实例分析 471
* K4 L. X4 r. k* d/ h. G$ R21．3 电源完整性（PI）仿真 476
21．3．1 HyperLynx PI 电源完整性仿真工具介绍 477
21．3．2 HyperLynx PI 电源完整性仿真实例分析 478
21．4 热分析（Thermal）仿真 483
4 }9 D; i! W/ P4 F  B21．4．1 HyperLynx Thermal热分析软件介绍 484
21．4．2 HyperLynx Thermal热仿真实例分析 484
; G/ w$ u8 [: R1 y) C3 C3 }21．4．3 FloTHERM软件介绍 488
9 Z* T$ t4 v; t. b" X3 q) |8 p8 u21．4．4 T3Ster热测试设备介绍 489
# t  U0 V! i' Y21．5 先进3D解算器 491
21．5．1 全波解算器（Full-Wave Solver）介绍 491
6 V* a  i5 b- K5 {+ [21．5．2 快速3D解算器（Fast 3D Solver）介绍 491
21．6 数/模混合电路仿真 492
" E6 O: \9 ~, h& A21．7 电气规则验证 493
21．7．1 HyperLynx DRC工具介绍 493
7 S+ ]3 c- m- e4 s0 R, l$ Z21．7．2 电气规则验证实例 494
21．8 HDAP物理验证 499
21．8．1 Calibre 3DSTACK工具介绍 499
9 L, d; h# C$ |2 @  t6 E7 t  W21．8．2 HDAP物理验证实例 500
9 ~! X6 C4 z: R, g- ?9 ~. E4 z第2部分参考资料及说明 506
/ h' F: D4 I) [% e8 c
第3部分 项目和案例
第22章 基于SiP技术的大容量存储芯片设计案例 509
22．1 大容量存储器在航天产品中的应用现状 509
! X0 C6 [0 R; H5 _& g# J3 o22．2 SiP技术应用的可行性分析 510
22．2．1 裸芯片选型 510
22．2．2 设计仿真工具选型 512
22．2．3 生产测试厂家选择 512
22．3 基于SiP技术的大容量存储芯片设计 513
22．3．1 方案设计 513
22．3．2 详细设计 514
22．4 大容量存储芯片封装和测试 519
  _6 O7 A9 p2 {0 F; t) g8 S22．4．1 芯片封装 519
/ ?, n- _( j& L22．4．2 机台测试 522
8 E9 f" I$ o( i' B$ V9 H22．4．3 系统测试 523
22．4．4 后续测试及成本比例 523
6 k# _, [' p2 C1 \9 d2 u22．5 新旧产品技术参数比较 525
第23章 SiP项目规划及设计案例 526
23．1 SiP项目规划 526
8 H+ B1 c4 e: L1 O4 H23．1．1 SiP的特点和适用性 526
23．1．2 SiP项目需要明确的因素 529
23．2 设计规则导入 530
23．2．1 项目要求及方案分析 530
5 R2 F+ Y2 w, C8 J4 m23．2．2 SiP实现方案 532
: |7 h1 e4 k+ _* [+ E23．3 SiP产品设计 534
23．3．1 符号及单元库设计 534
23．3．2 原理设计 535
3 Y9 m! ^1 |- w) ~2 y' C2 H23．3．3 版图设计 535
23．3．4 产品封装测试 538
第24章 2．5D TSV技术及设计案例 539
24．1 2．5D集成的需求 539
24．2 传统封装工艺与2．5D集成的对比 539
24．2．1 倒装焊（Flip Chip）工艺 539
24．2．2 引线键合（Wire Bonding）工艺 540
3 \1 O7 ?5 `5 z" E24．2．3 传统工艺与2．5D集成的优劣势分析 541
24．3 2．5D TSV转接板设计 542
24．3．1 2．5D TSV转接板封装结构 542
24．3．2 2．5D转接板封装设计实现 543
24．4 转接板、有机基板工艺流程比较 544
% ~& D. y' l8 b' K" _2 M" _24．4．1 硅基转接板 544
: x) x- e9 l0 E2 o0 H4 [0 |24．4．2 玻璃基转接板 545
* ]9 r, M' S2 C: D! ]/ f! S2 \+ d( D: C24．4．3 有机材料基板 546
4 l; }8 ?& M; x( y3 x: r2 Z4 o% ]24．4．4 两种转接板及有机基板工艺能力比较 546
24．5 掩模版工艺流程简介 546
24．6 2．5D硅转接板设计、仿真、制造案例 547
24．6．1 封装结构设计 547
2 G6 y3 A: _1 O) O3 B2 }' @24．6．2 封装布线、信号及结构仿真 549
24．6．3 生产数据Tape Out及掩模版准备 552
1 b) i" ]. u# z" z! h& h# J6 @24．6．4 转接板的加工及整体组装 553
- H0 I5 Y! R) c- n/ B  V第25章 数字T/R组件SiP设计案例 554
25．1 雷达系统简介 554
+ z$ M3 \; _, w+ \0 U25．2 SiP技术的采用 555
25．3 数字T/R组件电路设计 556
5 t2 R5 O# G% P0 }3 n25．3．1 数字T/R组件的功能简介 556
25．3．2 数字T/R组件的结构及原理设计 557
/ m8 A' a& N' d/ V25．3．3 数字T/R组件的SiP版图设计 559
/ _" I5 B4 w9 v: `/ S25．4 金属壳体及一体化封装设计 560
第26章 MEMS验证SiP设计案例 563
) ?* f  L+ h) ^26．1 项目介绍 563
5 I0 v; u2 q+ e- r7 L8 \% V( D4 n/ }26．2 SiP方案设计 563
; M( `( c) k* c' H6 C& k- ~. c5 o6 P6 C3 |26．3 SiP电路设计 564
26．3．1 建库及原理图设计 565
. M6 |) j& \" n$ ~3 N26．3．2 SiP版图设计 566
26．4 产品组装及测试 571
第27章 基于刚柔基板的SiP设计案例 572
27．1 刚柔基板技术概述 572
. i- W9 ~( f3 F4 Z1 s! c, c7 w27．2 射频前端系统架构和RF SiP方案 573
4 X2 W# p% L! M0 C2 L( |27．2．1 微基站系统射频前端架构 573
27．2．2 RF SiP封装选型 574
0 Y' U/ ^/ J# Y0 ^3 L27．2．3 RF SiP基板层叠设计 575
6 U7 ^) Z( w8 e# }+ a1 }: p27．3 基于刚柔基板RF SiP电学设计仿真 576
8 E( ?  t1 x; e* w  D, }# X27．3．1 信号完整性设计和仿真 576
1 D1 o( r+ }3 h) c27．3．2 电源完整性设计与仿真 579
2 [( S4 X* I' _+ ~- J27．4 基于刚柔基板RF SiP的热设计仿真 581
- W# u; J( A9 h+ w4 O8 A27．4．1 封装结构的热阻网络分析 581
7 z0 M9 r5 q: K& ~* }3 \/ v! J27．4．2 RF SiP的热性能仿真研究 583
27．5 基于刚柔基板RF SiP的工艺组装实现 587
% X/ T3 }  x7 h* w+ M3 v/ ?第28章 射频系统集成SiP设计案例 589
% D# [- h. t0 l0 s3 u/ ~) b28．1 射频系统集成技术 589
28．1．1 射频系统简介 589
28．1．2 射频系统集成的小型化趋势 590
1 X& Q. b' f9 E$ h5 g8 K28．1．3 RF SiP和RF SoC 592
28．2 射频系统集成SiP的设计与仿真 594
- A2 S2 L, C- ~% m: u  c/ h28．2．1 RF SiP封装结构设计 594
$ t" |) m: j# f9 t+ \. ?7 ^  r28．2．2 RF SiP电学互连设计与仿真 595
) g# G6 E/ M* {3 z, k/ R- K2 m0 ]28．2．3 RF SiP的散热管理与仿真 597
* ^$ t6 h8 G' ]9 {7 \$ c5 H28．4 射频系统集成SiP的组装与测试 598
0 P1 H7 u# N3 e$ v# S0 U28．4．1 RF SiP的组装 598
8 M6 S. z1 v& \' t" l3 Y& S' n28．4．2 RF SiP的测试 599
第29章 基于PoP的RF SiP设计案例 602
29．1 PoP技术简介 602
29．2 射频系统架构与指标 603
29．3 RF SiP结构与基板设计 606
29．3．1 结构设计 606
' M6 u! x7 C/ ~# @29．3．2 基板设计 607
29．4 RF SiP信号完整性与电源完整性仿真 610
29．4．1 信号完整性（SI）仿真 610
0 T  C  V2 h& r1 f9 d$ u29．4．2 电源完整性（PI）仿真 610
0 g. b: m9 R+ U29．5 RF SiP热设计仿真 612
29．6 RF SiP组装与测试 613
4 t- d, \6 ^! I% Y2 Q, |, V第30章 SiP基板生产数据处理案例 616
% Q* B+ E9 E8 U0 r* N& f1 Y30．1 LTCC、厚膜及异质异构集成技术介绍 616
/ F1 U$ {: Y5 t# Z/ \4 g30．1．1 LTCC技术 616
30．1．2 厚膜技术 617
& ?5 b7 b' ^4 K) |( v& Y! U, Z30．1．3 异质异构集成技术 617
30．2 Gerber数据和钻孔数据 618
30．2．1 Gerber数据的生成及检查 618
30．2．2 钻孔数据的生成及比较 621
30．3 版图拼版 622
30．4 多种掩模生成 624
30．4．1 掩模生成器 624
+ f  U' `  C9 S0 p/ C! c' @& Z30．4．2 掩模生成实例 626
第3部分参考资料 630
7 I* J3 X% t2 i( M& O5 k5 u$ m后记和致谢 632

APP_338522

李总应该把书上的例子放上来让大家练习

li_suny

APP_338522 发表于 2021-7-2 14:22
9 Q6 D# N; t( `! G! H李总应该把书上的例子放上来让大家练习

谢谢建议，我找一个合适的例子！

ytmgadw

书看了，非常不错

wenspig

你好 这本书使用的设计软件是metor还是cadence？

li_suny

ytmgadw 发表于 2021-7-7 21:49
书看了，非常不错

谢谢评价！

li_suny

wenspig 发表于 2021-7-28 10:00
% k1 T. z- F0 t2 c& D' x7 _你好 这本书使用的设计软件是metor还是cadence？

第一部分概念和技术，第三部分项目和案例均和软件无关；第二部分设计和仿真，用的是Mentor，现在称为Siemens EDA。