PSpice Model Editor建模（三）

thinkfunny

/ v6 c/ n( `6 z1 o* q0 J& Y（三）打包子电路建模
在电路系统设计中，往往会用到许多重复的模块电路，为了方便每次的调用，我们可以将这些常用的模块电路打包建模，这样调用起来就会非常方便。下面就以一个LDO的例子来介绍如何进行这种方式的建模。
5 h" w5 m* a9 M8 ]. ~' {# `# l（1）需要打包的LDO原理图如下图左半部分所示，将其核心部分提取出来，如右半部分所示。
8 N( G( ^$ a2 C. M0 K1 t

5 n: }$ y& h0 f# |8 g& W8 R6 y
（2）提取出核心部分后，在输入输出端口上标上相应的网络标号，这个网络标号以后就成为所建子电路的引脚名称。然后创建该模块的网表，如下图所示。

; c: h$ b* d- s7 K  V! p' ?

4 u  J: @, S/ B2 C( L
0 p  ]/ A- G" O* u9 F# Y（3）新建.lib文件，将生成的网表文件copy到新建的.lib文件中，并加以修改。修改主要是添加子电路名称和引脚名称。
; x& O( g, ?: T; t
1 G/ u" j/ U; i8 A- W( ~
& v1 O" T# }0 g, ^, E

yin123

PSpice Model Editor建模（三）

regngfpcb

PSpice Model Editor建模（三）

uiabluqp

PSpice Model Editor建模（三）